超大规模集成电路（VLSI）设计流程2021版标准中的IP设计规范

在现代半导体行业中，基于 IP（知识产权）的 VLSI 设计方法是一种发展趋势，这对于增强VLSI 芯片的生产能力显得非常重要。基于 IP核的设计结果在很大程度上是获得了可重用逻辑功能模块和布局设计，而具有验证功能的IP又称为 VIP。

在本文中，我们将介绍 VLSI 芯片设计中的设计生命周期。

在超大规模集成电路（芯片）产品设计中，设计工程师非常广泛地使用一种称作半导体知识产权(IP) 核的模块，以加快设计并推向市场的进程。

IP的使用有多个方面。在 VLSI 中，IP 是根据设计工程师的角色而创建或采用的。 首先让我们理解为什么我们在VLSI 设计中需要 IP、其简史、有哪些不同的 IP 核、设计中可以采用哪些不同的 IP、它们生命周期及其在整个半导体行业的使用情况。

通过本文，您将详细了解硬 IP 和软IP 核之间的区别及其生命周期。

如果我们回到 1970 年代初期，那时的标准单元在 VLSI 设计中被视为可重复使用的模块，就如同现在的IP。 您也可以说第一个 IP 设计始于标准单元。 这些标准单元遵循固定高度的行单元和标准布局和布线算法。采用标准单元的主要目的是通过这些标准单元使得ASIC 的设计过程自动化。

当然，相比制造成本而言，设计成本的确是增加了。 为此，可以通过优化低成本可重复使用的标准单元设计过程，以达成设计和制造之间的成本相互关系变化的平衡。

在当今的半导体行业中，我们已经拥有从标准单元到 I/O 单元和处理器 (CPU) 的全部 IP模块。 另外一方面，对 VLSI 芯片设计工程师的要求却还在急剧增加，其中包括更复杂的集成水平。例如我们期待VLSI IC 芯片能够作为系统芯片 (SOC) 等系统工作。

1. 设计 SOC（片上系统）主要取决于 VLSI 架构师的能力，他必须具备选择并优化组合各种组件的能力，并将它们合理地布置在芯片上。

2. 有一点非常重要，也就是需要考虑这些开放标准的组件并且必须是由市场上优秀的IP供应商开发的（例如他们应该能提供标准指令集）。

3. 规划并设计可制造的IP核并非易事。设计师可能不一定具备设计低层级标准 IP 的能力，或者他必须优先考虑设计效率，从而必须使用现有的标准的可重用的 IP核。 另一方面，即使他能设计 IP核，仍有可能面临一系列的法律问题和可能的专利冲突问题。

4. 通常，当芯片技术发展得非常快时，当前一代的 VLSI 芯片将成为下一代的 IP 核。 因此，在 VLSI设计中，IP 核的设计在VLSI 半导体世界中是至关重要的，以推进和跟上芯片技术前进的步伐。

5. 当前的半导体业期望芯片设计者设计的芯片拥有一个或多个 CPU加上其中的缓存来实现芯片的各种应用要求。 非常重要的一点是，在设计中应使用可重复使用的 IP模块，而不是每次都从头开始，以缩短产品上市时间。

6. 多核处理器（例如高通公司的八核CPU）进入市场，它们在 IC 和微处理器领域占据了主导地位。如果处理器是在芯片本身上复制的，这种情况就更有意义了。

在当今世界，IP核在芯片设计中占据了主导地位，因为我们目前制造的都是非常先进的多核处理器。现在我们有能力在单个芯片上集成数十亿个晶体管。 通过使用各种 VLSI 设计工具，芯片设计过程变得非常先进和自动化，因此不使用 IP 设计而是从头开始是没有任何意义的。

我们知道当今 VLSI 半导体集成芯片和集成设备的设计中需要 IP 设计，依赖于 IP 作为整体产品设计中可重复使用的构建模块。

然而，每个公司创建自己的 IP 非常耗时且不符合行业标准，这也让我们不必考虑整体设计要求和系统应用场景。

1. IP 提供商提供定制 IP 服务和 IP 验证服务，使我们的芯片设计任务变得更容易。

2. 他们负责确定我们所需的 IP 核是否使用了标准明确的可重用模块，例如 SPI 接口， ASIC 宏或自定义ADC 等。

3. 在 VLSI设计 中，IP 供应商拥有具备丰富专业知识和完整行业经验的设计工程师，他们可以帮助实现所需的芯片要求，以实现完整的芯片产品。

4. IP 服务项目还能够通过使用各种EDA 工具来分析、模拟和验证 IP 设计的有效性，提供创建IP 所需的资源和芯片专业知识。

在 VLSI 设计中，可以在半导体行业的各个领域创建 IP，以加快整体设计过程。

而若干正在扩展应用到其它行业的示例IP 模块包括

     高分辨率温度传感器中的 IP 块

     生物医学传感器需要使用的 IP 块。

     在 SAR-ADC 逐次逼近等模拟领域，模数转换器使用的 IP模块。 流水线 ADC 和数模转换器 (DAC) 等多种设计将包含 IP核。

     参考电压和电压调节器等电压电路使用的 IP。

     实时时钟电路、射频识别 (RFID) 电路和物联网组件使用的 IP。

     关键 VLSI 业者使用 IP 以在自定义标准单元库、用于高速应用的电流模式逻辑 (CML) 以及各种 CMOS、

LVDS、ECL I/O 单元中重复使用。

为了在系统级设计中有效地使用 IP 设计，IP 供应商需要提供所有详细的资料，例如

IP核数据详表

IP 的仿真 SPICE 网表

IP行为模型

将交付IP的.lib、.lef等时序模型

最终 IP 设计 GDS2 格式以进行集成。

同时，为LVS验证提供CDL（电路设计语言）。

所有需交付的资料都将由 IP 提供商进行全面测试和表征。

设计 SOC（片上系统）的时间应尽量短或在预期合理时间以内完成，这一点非常重要。由于该行业的竞争非常激烈，因此如果上市时间很长，则设计出来的芯片也没有什么用处。

因而无法想象手工设计SOC的所有组件，否则根本无法按时完成芯片制造任务。因此在 VLSI 芯片设计中，总是首选使用 IP 设计来提高生产力并缩短上市时间。

任何IP 模块都是经过预先设计完成并测试良好的，因此可以在许多系统中有效地重复使用。 IP核设计可以分为两种不同的类型：

     硬IP核

     软IP核

硬 IP 核只不过是预先设计的布局（layout）。由于完整的预设计布局从一开始就可用，因此可以准确测量 IP 块的大小、IP 功耗和 IP 性能等参数。

门级 IP 组件、标准单元是硬 IP 的最佳例子。

硬IP核是固定设计的，须配合到特定的制造工艺路线，如果工艺需要改变，那么IP也需要重新设计。 因此，硬 IP 核需要符合特定工艺技术路线的所有电气和物理工艺标准。

例如，如果电气标准规定 IP核必须能够在设定的延迟时间下驱动特定的负载，那么硬 IP 核的规范就应该很好地与该标准进行匹配。

一个重要的事实是，供应商是专为特定的制程而销售合格的硬核 IP的（确保 IP 的功能和性能指标），同时也从制造厂哪里获得相应的许可。 在此过程中，IP供应商将针对特定制程的资格评审过程设定一些普遍适用的规则，其中包括，

     在特定工艺技术路线中制造硬核 IP，以及

     主VLSI 芯片的测试要求。

软 IP核 是以HDL（硬件描述语言）编写和综合的模块，可以是 VHDL ，或 Verilog 或某些其它高级 HDL。 软 IP 核相对于硬 IP 的优势在于，软 IP 可以适合于新开发的芯片工艺技术结点。 软IP较于硬IP的缺点是，软IP运行速度没有硬IP快，其尺寸也比硬IP核的大些。

目前，应用最广泛，数量最多的 CPU 和逻辑线路模块只能以软 IP 核的形式提供。 正确的采用逻辑功能综合技术，并合理使用 EDA 工具来设计布局和布线，将有助于设计出符合要求的软 IP 核。

另外一方面，软 IP核的设计成本和设计时间一般都是大于硬 IP核。

这些是简单的可合成 IP 模块，供应商将通过给这些模块添加标签以跟踪它们，因为它们很容易被任何人窃取。

IP 设计模式与常规的定制 VLSI 芯片设计之间的主要区别在于，IP（知识产权）是在使用之前就设计好的。在确定了第一个 IP 模块或规范后，需要数年时间通过几代技术的演进才能设计 IP。

上图展示了VLSI行业的IP设计生命周期，主要分为两部分。

     IP核的创建

     IP核的使用

IP 创建阶段包括 IP 模块需求规范的确定。 IP 模块涉及所有常规设计过程，例如硬件描述语言（Verilog 或 VHDL）代码的编写。 在 IP 设计过程的每个阶段，测试过程显得越来越重要，因为IP核需要大量重复地使用。

要开始在 VLSI 中创建 IP（知识产权）核设计，必须给出一组适当的需求规范。通常，规范表由VLSI芯片集成设计或总体设计者准备，并然后转交给与其合作的IP 开发商或提供商。

规范表通常应包括以下几点，

     应该决定设计的是硬 IP 还是软 IP。

     希望在整个设计中重用的 IP 逻辑功能模块。

     必须预先确定 IP 的全面性能指标。

    IP 的总功耗。

    IP 标准应满足的工艺技术路线等。

在决定模块设计之后，我们需要选择能够满足所需规范的设计方法。 一般来说，需要编写硬件描述语言（HDL）代码，不仅仅为 IP 模块本身，而且为全面的测试（表征和验证）以验证所需的功能是否满足要求。

设计这些 IP核的目的 旨在供其他人使用，因此设计生命周期每个阶段的详细文档都非常重要。提供 IP核 的供应商须统一其文档格式及其内容。

各种 EDA 工具需要提供给它们对应的诸多数据格式作为输入才能正常运行。因此，在 IP 设计生命周期内明确对数据库的需求是至关重要的。

输入到IP模块数据库中的信息包括对应的模块信息和说明。 此后，该数据库成为IP核供应商该交付的资料之一。

IP 模块的运行参数，例如温度变化、制造中的工艺参数等，将在IP 的特性阶段予以决定。

IP 的表征是在所有层次（例如电路层次）中通过大量的设计仿真来完成的。

任何由 IP 供应商设计的 IP 核都应该能够在指定的工艺技术路线中良好地工作。为此进行的认证过程应遵循 IP 设计生命周期中的普遍要求与特性。

在资格认证中，要对IP 模块在制造过程结束之后进行物理测试。

当今的半导体行业中有大量的IP供应商，例如Synopsys、Moschip、Atria、Coreworks、IP cores、Mobiviel和Rambus等。

精通该行业技术的个人（包括笔者）也可以出售IP，通常是软 IP。

IP 设计的开源许可也可从opencores.org 网站免费获得。

IP核的获取是一个相当耗时的过程，因此这个时间也必须计算在整个产品的设计周期中。

通常，芯片制造厂（代工厂）提供标准单元、IO 模块等 IP核，而供应商提供软 IP核，但在获得 IP 期间和之后必须符合相应的规则、隐私政策，以及使用条款和条件。

标准单元是有史以来设计出来的第一类IP核，高度固定的标准单元族或系列在一起设计，以实现同一组逻辑功能模块。标准单元采用兼容的布局方法设计。

可以使用 IP 核方法设计需要 n 次复制以进行 n 位操作的几种逻辑电路。 数字逻辑电路设计的基本组成模块，如加法器、 算术逻辑部件（ALU）和一些固定数据通路，都可以设计成 IP核，因为它们广泛用于产品设计。

在 VLSI 芯片设计中，其中一个非常重要且必须使用的 IP 核是存储器，因为它们是模拟IC，所以必须格外仔细地进行设计。 大多数存储器设计成为硬 IP核，并且应该能够支持一组标准的外设。

SoC 上用于执行特定功能的嵌入式CPU 是关键类型 的IP 核设计之一。 带有主存储器、缓存和I/O 设备的嵌入式处理器构成了复杂设计的主要部分。

SoC 可能包含许多输入输出（I/O）设备，将它们标准化为IP核成为VLSI芯片设计的必不可少的一部分。

VLSI中的IP必须能够遵循总线标准或总线协议，大部分IP宏将连接到主模块，它们之间则通过总线互相连接。

IP 核必须遵循一些标准的总线协议，例如 AMBA、AHB 和 APB，它们都是基于 ARM架构的通讯协议。

另外还要遵循一些其它的设计标准，如SPI、以太网、USB和UART通信协议等。

随着 IP 模块设计越来越成为半导体集成器件中的发展趋势，对它们进行测试和验证的需求也越来越大。为了满足这一需求，IP 供应商提出了 VIP的设计模式，这些 VIP 也就是我们要讨论的验证型知识产权核或模块。

VIP 设计生命周期与 VSLI 中的常规 IP 非常相似，但 VIP 的目的只是验证设计。 这些 VIP 用来嵌入设计测试台以协助完成验证过程。

由于设计验证在每个抽象层次都非常重要，因此按时完成此类验证同样至关重要。 根据一项研究显示，整个VLSI设计的生命周期的 50% 以上用在了各个级别的验证工作。

大型 SOC 设计充分利用 IP 和 VIP 设计环境来缩短上市时间，并成功地实现VLSI芯片的产品设计。