为什么电源走线会选用最上面的金属层呢

画一个4位异步计数器，如何加时序约束？
Gray code编码比二进制编码有什么优势？
在AOCV里面，随着逻辑单元级数的增加，derate的值是增加还是减少？
为什么电源走线选用最上面的金属层？

高志新

2021-9-16 16:51:12

在每个DFF的Q端做create_generated_clock
1.If the gated clock and it is the clock source for another circuits. Used the clock_generated_clock for the timing constraint
2. If not the case of the item one, used the create_clock for the constraint

林立银

2021-9-16 16:51:40

不会同时翻转，带来的好处：
1-时序上消除毛刺，在异步交互中使用
2-功耗上，同时翻转的小，减少动态功耗
3-对PAD设计来说，减少计算SSO时同时翻转数，降低对PG pad要求
4-对总线布线来说，不同时翻转，抑制串扰更容易，时序易达到

甘蔼宾

2021-9-16 16:52:06

在OCV中，随级数增加，derate不变
在OCV中，公共路径的derate也会被CRPR去掉
OCV中，随着级数的增加，derate不变。但是这样time会很难满足，因为OCV本身的影响已经很严重了。
所以出现了AOCV，随着级数的增加，derate减小，这样可以让time更容易满足
在ocv中，如果设derate是1%，那么对于3级buffer链的derate值就是：
1%d+1%d+1%d=1%3d(每个buffer的延迟是d);
在aocv中，同样1%的derate，多级cell会对derate乘一个小于1的修正系数r，那么对于3级buffer链的derate值就是：
1%d+1%dr+1%drr=1%*d(1+r+r^2)<1%*3d
也就是说，随着深度增加，derate值在减小。

刘兴欢

2021-9-16 16:52:26

因为顶层金属通常比较厚，可以通过较大的电流
1.高层更适合globalrouting.低层使用率比较高，用来做power的话会占用一些有用的资源，
比如std cell 通常是m1 Pin 。
2. EM能力不一样，一般顶层是低层的2~3倍。更适合电源布线。
3.一般ip占用的层次都靠近下几层，如果上层没有被禁止routing的话，top layer 可以穿越，低层是不可能的，并且高层对下层的noise影响也小很多。

安立路

回帖（4）

高志新

林立银

甘蔼宾

刘兴欢

相关问答

内层的地层与电源层可以走线吗

走线改正问题

电路的工作原理及设备名称

四层板电源层走线添加层时只能选择add layer吗

使用allegro设计四层板，出现电源层和地层没有任何走线，设置空的层叠目的？

PCB四层板里面的电源层和地层是什么意思？

AD库面板

AD四层板的负片层走线

PCB四层板的中间层能走信号线吗？

这个作业咋完成呢，有大虾帮我看看么电路图已付

20万+工程师都在用，免费PCB检查工具

安立路