深圳市航顺芯片技术研发有限公司
登录
直播中
淡淡的爱
13年用户
975经验值
私信
关注
[资料]
如果DFF的hold时间不满足怎么办
dff
如果DFF的hold时间不满足,通常可以通过降低时钟运行速度来解决( )A 是 B 不是解析:建立时间:即时钟有效沿来临之前数据需要保持稳定的最小周期,以便数据在随时钟信号采样时是准确的。保持时间:时钟有效沿来临之后数据需要保持稳定的最小时间,以便数据能够准确的被采样。建立时间和保持时间的概念相对于
FPGA
内部的D触发器而言的,每一款FPGA的手册中都会给出其所支持的建立保持时间的最小值。下图是Microsemi公司的IGLOO2 FG484手册中给出的建立保持时间表:.
紫光展锐数字IC笔试题.pdf
(2021-7-29 09:53 上传)
1 Bytes, 下载次数: 0
更多回帖
rotate(-90deg);
回复
相关帖子
dff
关于综合保持
时间
约束
不满足
的问题
2025-10-24
50
aic3106作为slave,sclk与Wclk是否可以
不满足
sclk=2*wclk*采样位数?
2024-10-17
310
当运放用作比较器时,虚短特性是
不满足
的,为什么还会出现?
2024-09-18
444
什么是Setup和
Hold
时间
2021-12-21
1738
为什么条件
不满足
也进入了if循环?
2019-11-11
5808
sim800C gprs透传模式远程更新
不满足
条件
2019-05-21
1160
苹果的未来:
不满足
于做手机 还要布局智能家居
2017-06-17
3298
条件结构中当
满足
条件时,数据可进入条件并输出,当
不满足
条件时,不想让数据进入,怎么实现?求大神指教。。。
2016-03-22
4693
有人能看看我这个运放为什么
不满足
虚短要求吗?
2015-12-02
10295
在FPGA中,我用100Mhz时钟读写FIFO时出现时序违规
2015-01-26
6591
发帖
登录/注册
20万+
工程师都在用,
免费
PCB检查工具
无需安装、支持浏览器和手机在线查看、实时共享
查看
点击登录
登录更多精彩功能!
首页
论坛版块
小组
免费开发板试用
ebook
直播
搜索
登录
×
20
完善资料,
赚取积分