FPGA时序分析与约束（1）——基本概念 精选资料分享

FPGA时序分析与约束（1）本文中时序分析使用的平台：        quartusⅡ13.0芯片厂家：Inter1、什么是时序分析？在FPGA中，数据和时钟传输路径是由相应的EDA软件通过针对特定器件的布局布线得到的，因此，时序分析即是通过分析FPGA设计中各个寄存器之间的数据和时钟传输路径，来分析数据和时钟延迟之间的关系。一个设计稳定的系统，必然能够保证整个系统中所有的寄存器都能够正确的寄存数据。2、时序约束的作用？时序分析即是通过相应的EDA软件告知EDA软件在对数...