FPGA RGB565的LCD显示屏驱动(Verilog) 精选资料分享

文章目录1屏幕2行场扫描时序3分析4代码4-1产生9M驱动时钟4-2驱动部分4-3显示内容部分4-3顶层5结果5-15-26Testbench1屏幕使用像素：480*272的一块RGB565屏幕。像素时钟：9Mhz接口：            lcd_bl：lcd背光            lcd_rgb[15:0]：色彩值            lcd_de：当计数器处于valid(有效)区域时应将其拉高，此时输出lcd_rgb[15:0]的值到屏幕的对应像素点上。            lcd_hs：可一直将其拉高没有影响            lcd