Analog/RF IC设计
直播中

golabs

8年用户 903经验值
擅长:可编程逻辑 电源/新能源 MEMS/传感技术 测量仪表
私信 关注

有关高速SAR ADC的matlab仿真问题有哪些?

SAR ADC小白第一次着手ADC项目,希望得到前辈们的帮助
项目要求12位SAR,采样频率80M,使用28nm工艺。现在已经在matlab上进行一段式仿真了。matlab代码中失配1%,比较器噪声 0.00015,在采样和DAC置位过程引入瞬态方程求实际p、n端的电压。
问题如下:
1、未加冗余位情况下,仿真结果大概是多少?
我不加冗余位,现在仿真出来的有效位数仅有4.35bits左右。不知道仿真结果是否正确?
2、设置参数是否具有可行性?
matlab仿真设置单位电容为2fF,采样时间为1ns,采样开关导通电阻为200Ω;每位CDAC建立时间300p秒,开关网络单个导通电阻为200Ω。
(一般设计中mos管的电阻在几百到几K,若将代码中开关导通电阻进一步提高,有效位数将更小。)
多谢各位的支持。
请问ADC一般的单位电容选用多大的呢?
若直接调用工艺库中的MOM电容,最小是40fF左右,2fF需要自己画电容,我认为这个2fF取值已经很小。
另外,如果为了晶体管级别风容易实现,提高开关电阻阻值,那么意味着时间常数提高,精度将比现在更低。有什么方法能够解决呢?是不是一些需要用到前台校准来分配各个电容的置位时间?


回帖(3)

张华

2021-6-25 10:24:41
据我所知,rudundancy ADC,不加冗余位的话,有效位数肯定很低,因为你选的单位电容只有2fF,匹配精度大约1%,这个精度远远低于12bit ADC的匹配要求。
举报

訾存贵

2021-6-25 10:24:57
你的开关电阻只有200欧姆,这样小的开关需要很大的MOS管尺寸,电荷注入要考虑。开关电阻增大,有效位下降正常,因为电荷再分配时间不充分了。
举报

章应苞

2021-6-25 10:25:27
redundancy不是二进制CDAC,电容当然不是按照二进制的匹配精度计算,你不是在用matlab建模吗,按照matlab的仿真结果定义单位电容取值啊,比如你现在设计1%的匹配精度,就看工艺上多少fF的电容可以达到1%的匹配精度。小电容肯定是要自己画的。每一位的电容值不同,电容值小的,开关电阻就可以做大一些,每一位的时间常数设计一致就可以了。
举报

更多回帖

发帖
×
20
完善资料,
赚取积分