Analog/RF IC设计
直播中

h1654155275.5741

7年用户 1012经验值
私信 关注

如果用SAR做电容阵列的话 面积会不会比SDM大呢?

需求是12bit,然后速度很慢,哪个架构面积最小呢?
请问一下怎么判断的呢,工艺用的.18um?
但是SAR做电容阵列的话,面积会变大挺多的,这个会不会导致比SDM大呢?还有想请问一下,在.18um工艺不校准的情况下,12bit SAR的SNR大概能做到多少呢?




回帖(5)

李瑜刈

2021-6-24 16:01:58
必然SAR ADC。
举报

况冶

2021-6-24 16:02:31
SAR vs. DT DSM 面积:

1. 电容: SAR 因为电荷重分配,其采样电容只有一个;DT DSM采样电容+积分电容+多级积分器,电容面积较大;满足kT/C的同等条件下,SAR在电容上一般更小;

2. 有源放大器:SAR里面一般而言,除了基准、输入buffer相关的部分(二者都有),主要有源部分在比较器(动态比较器可以没有);而DSM中需要多个运放、以及偏置,电流源产生等电路需要较多管子;所以有源电路DSM更多;

3. 数字逻辑:SAR中的数字逻辑主要是内部时钟电路和SAR逻辑控制;DSM ADC需要后端的decimation filter,面积也不小;

所以,从面积上SAR更具有优势。
举报

王媛媛

2021-6-24 16:03:07
12bit了你还用SAR啊,直接DSM啊,又是慢速的。
举报

王华梅

2021-6-24 16:03:28
电容阵列因为走线是会略微大一些,取决于CDAC怎样设计。但总体面积也是比较小的。.18电容不较准,ENOB可以做到10bit左右,也看工艺的匹配。对精度有需求,可以考虑校准或者换DSM。
举报

唐瑶

2021-6-24 16:03:40
主要是得考虑一下面积,DSM加上数字部分可能面积挺大的,没做过,估不准。
举报

更多回帖

发帖
×
20
完善资料,
赚取积分