Analog/RF IC设计
直播中

张红

7年用户 1261经验值
私信 关注

如何在Cadence中搭建仿真电路去仿真摆率?

设计的全差分运放,如何在Cadence中搭建仿真电路去仿真【摆率】【 建立时间】【输入共模范围】【输出摆幅】?还请做过全差分运放的同仁,画个草图传上来,单纯的文字语言显得晦涩难懂,希望大家能指导我,谢过。PS:论坛中搜过的资料,我想能看懂的同仁绝对比我聪明。






更多回帖

发帖
×
20
完善资料,
赚取积分