运放设计中如何调整到所预设的Vds？

　　咨询下，在下图所示的运放中，vdd=3v；Id=10uA;
　　其中右边一路的PMOS预先分配Vgs=700mV；Vds=650mV；
　　NMOS1预先分配Vgs1=650mV;Vds1=1000mV；
　　NMOS2预先分配Vgs2=1000mV；Vds=700mV;
　　相当于整个Vds=650+650+1000+700=3000mV;
　　仿真出来电流也正确，不过Vds并不如预先分配那样，全被底下的NMOS吸收，导致PMOS进入线性区；
　　请问这个该如何调整到所预设的Vds呢？