这个帖子热很久了 一开始觉得很有意思 一直想看看
但是连接失效 最近连接又有了 看了看 觉得一点意思也没有
这个东西在github上也有
https://github.com/KastnerRG/riffa
这是个RIFFA是个开源的项目 楼主搞得这么神秘 我觉得很难理解
另外作为一个用ARTIX 7 做了PCIE2.0 APP side EP 部分 的设计者 我觉得这个code对于新的设计者 并没有大多意义
缺点如下：
1. RX ENGINE 设计过于简单 没有考虑一些特俗packet 这一点XILINX的example design明显比这个RX engine更有参考价值
2. 通常真正的应用中有BAR design， 不同BAR之间有明确的分工 有些BAR 作为register 有些做为图像传输的地址。。。。
3. 通常需要把PCIE的数据直接传输到DDR3， 这个设计不利于传数据， 原因很多不想累述
DMA 是一个软件，硬件高度融合的操作， 所以设计者要精通每一步。有一个big picture.
这个帖子热很久了 一开始觉得很有意思 一直想看看
但是连接失效 最近连接又有了 看了看 觉得一点意思也没有
这个东西在github上也有
https://github.com/KastnerRG/riffa
这是个RIFFA是个开源的项目 楼主搞得这么神秘 我觉得很难理解
另外作为一个用ARTIX 7 做了PCIE2.0 APP side EP 部分 的设计者 我觉得这个code对于新的设计者 并没有大多意义
缺点如下：
1. RX ENGINE 设计过于简单 没有考虑一些特俗packet 这一点XILINX的example design明显比这个RX engine更有参考价值
2. 通常真正的应用中有BAR design， 不同BAR之间有明确的分工 有些BAR 作为register 有些做为图像传输的地址。。。。
3. 通常需要把PCIE的数据直接传输到DDR3， 这个设计不利于传数据， 原因很多不想累述
DMA 是一个软件，硬件高度融合的操作， 所以设计者要精通每一步。有一个big picture.
举报
