国内外多家媒体上曾出现关于欧盟要禁售等离子电视的报道。欧盟电视产业研究协会的负责人Paul Gray否认了这一说法，但同时也提到该协会有以下的规划。
● 将设定平板电视能量效率的最低标准，并且根据屏幕的不同尺寸设定能耗的最大限定值
● 将会强制性要求电视的待机能耗低于1W，这个要求会给生产厂家大约1年的时间来达成
可以看到，尽管欧盟目前并未真正提出要求禁止销售等离子电视的议案，但是对于该类产品的功耗，包括待机功耗和平均功耗，依然将有明确的限制。这就迫使我们必须花大力就如何降低功耗、提高功率因数、提高发光效率进行不懈地改良和研究。
那么，在哪些方面可以着手进行优化和改善，以有效降低PDP整机的功耗呢？下面我们对此进行定性的分析。
1 电源部分
电源作为PDP的重要组成部分，要求效率高、体积小、能够提供较大的瞬态输出功率，并且具有保护功能和不同输出电压按顺序启动的功能。
传统的PDP电源一般采用两级方案，即功率因数校正（PFC）级＋DC/DC变换的电路拓扑结构。它们分别有各自的开关器件和控制电路。尽管其能够获得很好的性能，但体积过大，成本高，电路比较复杂。因此，对其进行优化改造也成了PDP电源技术研究的一个方向。
分析可知，不管从传输能量角度还是从所占体积的角度，PFC模块和扫描驱动电极DC/DC变换模块都占有相当大的比例。因此，对这两部分的改造就成为PDP开关电源优化改造的一个切入点。
目前的优化方案有以下两种。
● 单级功率因数校正电路（SSPFC）
如图1所示，SSPFC体积小、电路简单的特点使其成为PDP开关电源小型化改造的一个首选方案。其基本原理是：采用单级功率因数校正变换器电路拓扑结构，单相交流电经全波整流后，通过串联两个感性ICS接到双管反激的DC/DC变换单元。在半个工频周期内，只有一部分时间电感LB的电流连续工作，当输入电压为交流正弦波时，其输入电流为一含有高频纹波的近似正弦波。两者相位基本相同，从而提高了输入端的功率因数。
图1 单级功率因数校正电路
● 采用功率因数控制芯片
如图2所示，可采用MC34262等功率因数控制芯片来进行有源功率因数校正。
图2 采用MC34262的功率因数校正电路
交流市电经过全波整流后的直流电压经分压，输入控制芯片内乘法器的一个输入端，而误差放大器输出电压加到乘法器另一个输入端。在较大动态范围内，乘法器的传输曲线为线性。乘法器输出电压控制电流取样比较器的门限电压，当电压大于此门限电压时，电感释放能量。此门限电压近似与输入电压成正比，即与交流市电经过全波整流后的直流电压近似成正比关系。当电感中电流降为零，此时电感开始储能。其平均电流呈现与市电电压同相位的正弦波，可使得功率因数接近于“1”。
2 驱动电路部分
在PDP的总功耗中，并非只有气体放电功耗，因为在PDP的驱动电路中，需要大功率、高频开关电路来为PDP提供气体放电所需要的各种高压脉冲，虽然PDP显示屏的寄生电容并不消耗能量，但是它们的充电与放电将导致在电路的电阻及电极引线电阻中的能量耗损。
PDP驱动电路的电压幅值为负几十伏到正几百伏左右，工作频率100～233kHz，驱动电路的设计选型对PDP整机系统的画面质量、工作效率等尤为重要。
在PDP的驱动电路中，寻址驱动电路的频率最高，因此，除了在寻址驱动电路中使用能量恢复技术之外，降低寻址驱动电路的脉冲电压也可以显著降低寻址功耗。降低寻址电压脉冲可采用以下几种方法。
● AwD方法——即“寻址的同时显示”。寻址、维持、擦除脉冲组合在一起施加，可降低寻址电压，从而降低无用功耗。同时，由于维持时间占据了一个子场的大部分时间，故维持脉冲的频率可以降低。
● 擦除寻址方法——即初始化后即进入维持发光阶段，待灰度等级到达要求后，通过擦除寻址使这些单元熄灭。因此，每场中单个像素的寻址只有一次。而且，可以用较低的擦除电压和电流，有效地降低寻址功耗。
● 改变脉冲电路的工作方式——即使开关元件尽量工作在开关管电压或电流接近零时开通或关断（ZVS或ZCS）状态，可降低器件本身的开关损耗。
在大尺寸的PDP显示屏中，行、列驱动IC的耗用量很多。其功耗大致分为三部分：逻辑部分、电平移位寄存器和高压驱动部分。正常情况下，逻辑部分功耗在20mW以下，电平移位寄存器部分在200mW以下，因屏电容部分的充放电而产生的高压驱动电路的无效功耗主要来自于回路中的寄生负载——电阻分量的损耗。这种电阻分量的存在是不可避免的，但对于电容充放电的电能，驱动IC可以通过内置能量回收电路的方式设法回收一部分。
为了满足高压器件工作性能的需求，降低高压驱动部分的无用功耗，PDP驱动IC在设计和工艺上需采取如下比普通的集成电路更为严格的控制措施。
● 采用SOI工艺结构，与常规功率模块相比能量损耗可大大降低
● 采用介质隔离，使驱动IC内部的输出嵌位二极管可避免串扰现象
● 对于内部元器件结构和布局等给予特殊地处理，利用内部控制可消除高压开关时的穿透电流
3 MOS管的选型
选择参数合适的功率场效应晶体管（MOSFET）可使驱动电路能够高效率、稳定地工作，且寿命满足要求。要求MOSFET的过渡要足够快，以便减少开关损耗；导通电阻足够小，以便减少导通损耗；关断电阻足够大，以便提高隔离作用。
其中，漏源导通电阻Rds（on）、反向恢复时间trr、输入电容Ciss和栅极总电荷Qg需认真考虑。低的导通电阻有助于减少导通损耗，特别是与“能量回收电路”相关的MOS管，低的导通电阻有助于提高能量回收的效率，降低PDP的功耗。trr、Ciss、Qg影响MOSFET的开关速度，低的参数值能够加快MOSFET的转换过程，有助于减少MOSFET的开关损耗。另外，低的Ciss和Qg参数，能够减少MOSFET栅极的驱动功率，简化栅极驱动电路的设计。
栅极驱动电路是影响MOS管开关损耗的外界因素，优良的栅极驱动电路与高性能的MOSFET相结合，才能制作出高性能的PDP驱动电路。
4 荧光粉材料
PDP用荧光粉和荧光灯用荧光粉非常相似，PDP主要使用的荧光粉有Y2O3∶Eu红粉、（Gd，Y）BO3∶Eu红粉、Zn2SiO4∶Mn和BaAl12O19∶Mn绿粉以及BaMgAl14O23∶Eu和MgBaAl10O17∶Eu蓝粉。（Gd，Y）BO3∶Eu粉和BaAl12O19∶Mn粉的衰减时间偏长，Zn2SiO4∶Mn的衰减时间对实际应用而言就更长了，因此需研究开发新的发光材料。荧光粉材料直接影响着PDP电视的发光效率和整机寿命。通常等离子电视的寿命指标是指亮度降到一半时的时间。目前新一代长寿命、高亮度的PDP专用荧光粉已经实现商品化。
5 电极结构
通过增加电极间隙来提高PDP的亮度和发光效率是一项非常有效的措施，但电极间隙增大，所需的工作电压会随之提高。为解决这一问题，可在维持和扫描电极（X电极和Y电极）中间增加一个浮动电极F。浮动电极在单元工作期间不加电压信号，但在单个维持电压脉冲期间，其上会产生一定的感应电势。由于F电极与其两侧的X、Y电极的间距很小，因而在这两个间隙处容易首先产生放电。在它们的导引作用下，引起X、Y之间的长间隙放电，从而可降低PDP所需的维持电压。
6 其他
包括逻辑控制部分、主芯板等，都需要充分考虑降低无用功耗的问题，例如，可以在逻辑控制部分采用门控时钟的方式，待机状态下关闭一切内部寄存器的动作，以此达到消除无用功耗的目的。
综合以上分析，可以看到，降低PDP功耗可以从多个角度考虑，正确的做法是多管齐下，齐头并进，从电源、驱动方式、荧光粉材料、放电室结构和新型高压工艺等多方面着手，以求达到最大程度的效率提高。
国内外多家媒体上曾出现关于欧盟要禁售等离子电视的报道。欧盟电视产业研究协会的负责人Paul Gray否认了这一说法，但同时也提到该协会有以下的规划。
● 将设定平板电视能量效率的最低标准，并且根据屏幕的不同尺寸设定能耗的最大限定值
● 将会强制性要求电视的待机能耗低于1W，这个要求会给生产厂家大约1年的时间来达成
可以看到，尽管欧盟目前并未真正提出要求禁止销售等离子电视的议案，但是对于该类产品的功耗，包括待机功耗和平均功耗，依然将有明确的限制。这就迫使我们必须花大力就如何降低功耗、提高功率因数、提高发光效率进行不懈地改良和研究。
那么，在哪些方面可以着手进行优化和改善，以有效降低PDP整机的功耗呢？下面我们对此进行定性的分析。
1 电源部分
电源作为PDP的重要组成部分，要求效率高、体积小、能够提供较大的瞬态输出功率，并且具有保护功能和不同输出电压按顺序启动的功能。
传统的PDP电源一般采用两级方案，即功率因数校正（PFC）级＋DC/DC变换的电路拓扑结构。它们分别有各自的开关器件和控制电路。尽管其能够获得很好的性能，但体积过大，成本高，电路比较复杂。因此，对其进行优化改造也成了PDP电源技术研究的一个方向。
分析可知，不管从传输能量角度还是从所占体积的角度，PFC模块和扫描驱动电极DC/DC变换模块都占有相当大的比例。因此，对这两部分的改造就成为PDP开关电源优化改造的一个切入点。
目前的优化方案有以下两种。
● 单级功率因数校正电路（SSPFC）
如图1所示，SSPFC体积小、电路简单的特点使其成为PDP开关电源小型化改造的一个首选方案。其基本原理是：采用单级功率因数校正变换器电路拓扑结构，单相交流电经全波整流后，通过串联两个感性ICS接到双管反激的DC/DC变换单元。在半个工频周期内，只有一部分时间电感LB的电流连续工作，当输入电压为交流正弦波时，其输入电流为一含有高频纹波的近似正弦波。两者相位基本相同，从而提高了输入端的功率因数。
图1 单级功率因数校正电路
● 采用功率因数控制芯片
如图2所示，可采用MC34262等功率因数控制芯片来进行有源功率因数校正。
图2 采用MC34262的功率因数校正电路
交流市电经过全波整流后的直流电压经分压，输入控制芯片内乘法器的一个输入端，而误差放大器输出电压加到乘法器另一个输入端。在较大动态范围内，乘法器的传输曲线为线性。乘法器输出电压控制电流取样比较器的门限电压，当电压大于此门限电压时，电感释放能量。此门限电压近似与输入电压成正比，即与交流市电经过全波整流后的直流电压近似成正比关系。当电感中电流降为零，此时电感开始储能。其平均电流呈现与市电电压同相位的正弦波，可使得功率因数接近于“1”。
2 驱动电路部分
在PDP的总功耗中，并非只有气体放电功耗，因为在PDP的驱动电路中，需要大功率、高频开关电路来为PDP提供气体放电所需要的各种高压脉冲，虽然PDP显示屏的寄生电容并不消耗能量，但是它们的充电与放电将导致在电路的电阻及电极引线电阻中的能量耗损。
PDP驱动电路的电压幅值为负几十伏到正几百伏左右，工作频率100～233kHz，驱动电路的设计选型对PDP整机系统的画面质量、工作效率等尤为重要。
在PDP的驱动电路中，寻址驱动电路的频率最高，因此，除了在寻址驱动电路中使用能量恢复技术之外，降低寻址驱动电路的脉冲电压也可以显著降低寻址功耗。降低寻址电压脉冲可采用以下几种方法。
● AwD方法——即“寻址的同时显示”。寻址、维持、擦除脉冲组合在一起施加，可降低寻址电压，从而降低无用功耗。同时，由于维持时间占据了一个子场的大部分时间，故维持脉冲的频率可以降低。
● 擦除寻址方法——即初始化后即进入维持发光阶段，待灰度等级到达要求后，通过擦除寻址使这些单元熄灭。因此，每场中单个像素的寻址只有一次。而且，可以用较低的擦除电压和电流，有效地降低寻址功耗。
● 改变脉冲电路的工作方式——即使开关元件尽量工作在开关管电压或电流接近零时开通或关断（ZVS或ZCS）状态，可降低器件本身的开关损耗。
在大尺寸的PDP显示屏中，行、列驱动IC的耗用量很多。其功耗大致分为三部分：逻辑部分、电平移位寄存器和高压驱动部分。正常情况下，逻辑部分功耗在20mW以下，电平移位寄存器部分在200mW以下，因屏电容部分的充放电而产生的高压驱动电路的无效功耗主要来自于回路中的寄生负载——电阻分量的损耗。这种电阻分量的存在是不可避免的，但对于电容充放电的电能，驱动IC可以通过内置能量回收电路的方式设法回收一部分。
为了满足高压器件工作性能的需求，降低高压驱动部分的无用功耗，PDP驱动IC在设计和工艺上需采取如下比普通的集成电路更为严格的控制措施。
● 采用SOI工艺结构，与常规功率模块相比能量损耗可大大降低
● 采用介质隔离，使驱动IC内部的输出嵌位二极管可避免串扰现象
● 对于内部元器件结构和布局等给予特殊地处理，利用内部控制可消除高压开关时的穿透电流
3 MOS管的选型
选择参数合适的功率场效应晶体管（MOSFET）可使驱动电路能够高效率、稳定地工作，且寿命满足要求。要求MOSFET的过渡要足够快，以便减少开关损耗；导通电阻足够小，以便减少导通损耗；关断电阻足够大，以便提高隔离作用。
其中，漏源导通电阻Rds（on）、反向恢复时间trr、输入电容Ciss和栅极总电荷Qg需认真考虑。低的导通电阻有助于减少导通损耗，特别是与“能量回收电路”相关的MOS管，低的导通电阻有助于提高能量回收的效率，降低PDP的功耗。trr、Ciss、Qg影响MOSFET的开关速度，低的参数值能够加快MOSFET的转换过程，有助于减少MOSFET的开关损耗。另外，低的Ciss和Qg参数，能够减少MOSFET栅极的驱动功率，简化栅极驱动电路的设计。
栅极驱动电路是影响MOS管开关损耗的外界因素，优良的栅极驱动电路与高性能的MOSFET相结合，才能制作出高性能的PDP驱动电路。
4 荧光粉材料
PDP用荧光粉和荧光灯用荧光粉非常相似，PDP主要使用的荧光粉有Y2O3∶Eu红粉、（Gd，Y）BO3∶Eu红粉、Zn2SiO4∶Mn和BaAl12O19∶Mn绿粉以及BaMgAl14O23∶Eu和MgBaAl10O17∶Eu蓝粉。（Gd，Y）BO3∶Eu粉和BaAl12O19∶Mn粉的衰减时间偏长，Zn2SiO4∶Mn的衰减时间对实际应用而言就更长了，因此需研究开发新的发光材料。荧光粉材料直接影响着PDP电视的发光效率和整机寿命。通常等离子电视的寿命指标是指亮度降到一半时的时间。目前新一代长寿命、高亮度的PDP专用荧光粉已经实现商品化。
5 电极结构
通过增加电极间隙来提高PDP的亮度和发光效率是一项非常有效的措施，但电极间隙增大，所需的工作电压会随之提高。为解决这一问题，可在维持和扫描电极（X电极和Y电极）中间增加一个浮动电极F。浮动电极在单元工作期间不加电压信号，但在单个维持电压脉冲期间，其上会产生一定的感应电势。由于F电极与其两侧的X、Y电极的间距很小，因而在这两个间隙处容易首先产生放电。在它们的导引作用下，引起X、Y之间的长间隙放电，从而可降低PDP所需的维持电压。
6 其他
包括逻辑控制部分、主芯板等，都需要充分考虑降低无用功耗的问题，例如，可以在逻辑控制部分采用门控时钟的方式，待机状态下关闭一切内部寄存器的动作，以此达到消除无用功耗的目的。
综合以上分析，可以看到，降低PDP功耗可以从多个角度考虑，正确的做法是多管齐下，齐头并进，从电源、驱动方式、荧光粉材料、放电室结构和新型高压工艺等多方面着手，以求达到最大程度的效率提高。
举报
