设计思路：
FPGA控制RTL8201CP芯片跟电脑实现网络通讯接收电脑端发来的MP3音频流存入FIFO。FPGA与M3硬核通过AHB总线进行
通信交互数据，M3硬核读取AHB总线上的音频流通过SPI接口输出到VS1003B芯片进行MP3解码输出模拟音频。
环境：
- Windows 10 64位
- VLC
- MINI_STAR_4K开发板
- RTL8201CP网络扩展板
- VS1003B扩展板
- 云源软件 for win V1.9.7.03 Beta
- MKD5.23
遇到问题：
MP3硬核这边SPI时钟调节不能做到很低，目前M3输入时钟36MHz，SPI时钟8分频之后时钟为4.5MHz，时钟比较快，不满足VS1003B配置参数时要求。另外gw1ns4c_spi.h文件里面CLKSEL_CLK_DIV 参数有问题，分频系数不对。以下是改过之后的正确参数
