引言
在广播和传送系统中，采用一种或者两种串行接口来传输数字视频：没有压缩的数据使用视频串行数字接口（SDI），压缩数据使用异步串行接口（ASI）。在视频设备中，主要采用移动图像和电视工程师联盟（SMPTE）定义的SDI来传送视频和音频数据。
视频设备能够支持标准清晰度（SD）数字视频格式、高清晰度（HD）数字视频格式，或者同时支持。SD视频传输的SDI速率为270Mbps， 360 Mbps或者540 Mbps，而HD视频传输的SDI速率为1.485 Gbps或者1.485/1.001 Gbps。HD提供高质量的视频，代表了今后数字视频广播的发展方向。随着HD视频需求的增长，要求硬件能够处理HD技术所需的大数据吞吐量。
在数字视频传送环境中，数据传送的主要方式是ASI的270 Mbps单节目传送流（SPTS）或者多节目传送流（MPTS），这些方式由数字视频广播（DVB）协会定义。
广播设备开发人员通常使用ASSP来实现SDI和DVB-ASI功能，也可以利用可编程逻辑器件（PLD），使用PLD中的逻辑和其它嵌入式资源构建所需的各种数字功能，来实现这些接口。通过使用PLD（而不是ASSP），可以显著降低总成本。某些情况下，在每ASI通道或者每SDI端口的基础上，PLD不到ASSP成本的1/10。
SDI的可编程逻辑解决方案
要达到SDI和DVB-ASI需要的270Mbps数据速率，可编程解决方案需要提供以下功能：
.LVDS I/O
。足够的逻辑容量
。数据恢复能力
。产生时钟信号的PLL
对于HD-SDI数据速率，需要采用支持嵌入式SERDES技术、时钟数据恢复，并集成了高速收发器通道的PLD，例如Altera的Stratix GX系列FPGA。
图1所示为Altera可编程逻辑中实现SD-SDI和HD-SDI功能所需的构成单元。SD-SDI解决方案在逻辑单元（LE）中利用过采样技术来恢复数据。FPGA中的基本构建模块LE在SERDES模块中表示为“软逻辑”。在HD-SDI解决方案中，嵌入式SERDES和CDR电路完成时钟和数据恢复功能。
图1. 基于PLD的SDI解决方案
图2.在可编程逻辑中实现DVB-ASI
HD-SDI方案中的其它功能包括发射机侧的线编号插入和循环冗余校验（CRC）计算，以及接收机侧的线编号提取和循环冗余校验。
基于可编程逻辑的DVB-ASI解决方案
可以采用FPGA来实现DVB-ASI所需的数据速率，FPGA为ASI接收机和发射机提供LVDS I/O，并为接收机和发射机输入基准时钟提供PLL。Altera的Cyclone、Stratix和Stratix GX系列FPGA具备这些功能。图2所示为在FPGA中实现DVB-ASI所需的构成单元，包括发射机和接收机耦合的回环通道，以及用于内置测试操作的伪随机二进制序列（PRBS）校验器和PRBS产生器。
ASI接收机组成：
。解串器，将到达的串行数据转换为10比特宽的并行数据
。过采样接口，实现数据恢复和位同步
。字对齐
.8位/10位编码器，将10位并行数据转换为8位宽原始数据
。同步状态机探测字同步或者同步丢失
。速率匹配FIFO缓冲匹配到达比特和发送（或者系统）时钟的速率。
图3. ASI接收机结构框图
ASI发射机含有一个8位/10位编码器和一个串化器，编码器将8位宽的字转换为10位，串化器将10位并行字转换为串行数据，采用一个10位移位寄存器实现该功能，以字速率从编码器输入，以LVDS输出缓冲比特率输出。27MHz基准时钟乘以10的PLL提供比特率时钟，支持抖动受控ASI传输串化。ASI发射机构成单元如图4所示。
在可编程逻辑中实现SDI和DVB-ASI
一般情况下，采用FPGA实现一个ASI通道需要的LE数量少于1，000。Cyclone II FPGA每通道成本低于1美元比现有ASSP方案低得多。
一个10位SD-SDI全双工端口在Altera FPGA中只需要400个LE。对于Cyclone II FPGA中的10位SD-SDI数据，其每端口成本也远远低于现有的ASSP方案。对于20位HD-SDI数据，收发器通道逻辑大约需要1，000个LE，在Stratix GX器件中实现这些逻辑时，每端口成本等于甚至低于ASSP的每端口成本。当考虑到可编程逻辑的其它集成性能时， Stratix GX方案的优势更加突出。
可编程逻辑集成功能还具有其它优势
在典型应用中，DVB-ASI和SDI只是广播设备全部功能的一部分。例如，DVB-ASI通常用于广播数据转发系统，需要进行视频复用、压缩、调制和解调、时隙复用、编解码等信号处理。这些操作需要前向纠错（FEC）、滤波、间插、正交振幅调制（QAM）映射、Viterbi和Reed-Solomon解码等数字信号处理功能。这些功能可以利用FPGA中的资源来实现，包括LE、Cyclone II器件中的乘法器，以及Stratix器件中的DSP模块。
图4. ASI发射机结构框图
通过将这些功能集成到几个器件中，基于FPGA的解决方案进一步降低了开发成本，节省了电路板空间，降低了系统复杂性。FPGA所具有的灵活性使开发人员能够定制实现设计中每一单元之间的接口，在最短的时间内加入各种功能，突出设计质量。设计人员还可以得到与单个可编程器件相同的ASI通道或者SDI端口数，而采用ASSP就必须使用多个分立器件。
参考设计加速产品上市
在SDI参考设计中，对三个SMPTE建议抖动参数进行了评估：
。抖动产生器——器件或者系统产生一个串行数字信号（在这种情况下是HD-SDI），它含有某一振幅和频率的正弦抖动。产生的抖动也可以是非正弦的。
。接收抖动容限——当应用于器件或者系统输入时，正弦抖动的峰-峰值振幅会导致性能劣化。
。抖动传送——输入抖动导致的器件或者系统输出抖动。
DVB-ASI标准并没有针对抖动容限提供任何规范，但可以采用下面的抖动参数用于评估Altera的DVB-ASI参考设计：
。发射机的抖动产生
。接收机的抖动容限
。接收机灵敏度
。输出振幅和边沿速率
Cyclone视频演示板和Stratix GX串行视频演示说明板可以演示这些参考设计。
结语
与ASSP相比，Altera的DVB-ASI和SDI可编程逻辑解决方案能够显著降低广播设备的开发成本。将DVB-ASI和SDI功能集成到少量器件中，进一步降低了成本、节省了电路板空间，降低了复杂性。
引言
在广播和传送系统中，采用一种或者两种串行接口来传输数字视频：没有压缩的数据使用视频串行数字接口（SDI），压缩数据使用异步串行接口（ASI）。在视频设备中，主要采用移动图像和电视工程师联盟（SMPTE）定义的SDI来传送视频和音频数据。
视频设备能够支持标准清晰度（SD）数字视频格式、高清晰度（HD）数字视频格式，或者同时支持。SD视频传输的SDI速率为270Mbps， 360 Mbps或者540 Mbps，而HD视频传输的SDI速率为1.485 Gbps或者1.485/1.001 Gbps。HD提供高质量的视频，代表了今后数字视频广播的发展方向。随着HD视频需求的增长，要求硬件能够处理HD技术所需的大数据吞吐量。
在数字视频传送环境中，数据传送的主要方式是ASI的270 Mbps单节目传送流（SPTS）或者多节目传送流（MPTS），这些方式由数字视频广播（DVB）协会定义。
广播设备开发人员通常使用ASSP来实现SDI和DVB-ASI功能，也可以利用可编程逻辑器件（PLD），使用PLD中的逻辑和其它嵌入式资源构建所需的各种数字功能，来实现这些接口。通过使用PLD（而不是ASSP），可以显著降低总成本。某些情况下，在每ASI通道或者每SDI端口的基础上，PLD不到ASSP成本的1/10。
SDI的可编程逻辑解决方案
要达到SDI和DVB-ASI需要的270Mbps数据速率，可编程解决方案需要提供以下功能：
.LVDS I/O
。足够的逻辑容量
。数据恢复能力
。产生时钟信号的PLL
对于HD-SDI数据速率，需要采用支持嵌入式SERDES技术、时钟数据恢复，并集成了高速收发器通道的PLD，例如Altera的Stratix GX系列FPGA。
图1所示为Altera可编程逻辑中实现SD-SDI和HD-SDI功能所需的构成单元。SD-SDI解决方案在逻辑单元（LE）中利用过采样技术来恢复数据。FPGA中的基本构建模块LE在SERDES模块中表示为“软逻辑”。在HD-SDI解决方案中，嵌入式SERDES和CDR电路完成时钟和数据恢复功能。
图1. 基于PLD的SDI解决方案
图2.在可编程逻辑中实现DVB-ASI
HD-SDI方案中的其它功能包括发射机侧的线编号插入和循环冗余校验（CRC）计算，以及接收机侧的线编号提取和循环冗余校验。
基于可编程逻辑的DVB-ASI解决方案
可以采用FPGA来实现DVB-ASI所需的数据速率，FPGA为ASI接收机和发射机提供LVDS I/O，并为接收机和发射机输入基准时钟提供PLL。Altera的Cyclone、Stratix和Stratix GX系列FPGA具备这些功能。图2所示为在FPGA中实现DVB-ASI所需的构成单元，包括发射机和接收机耦合的回环通道，以及用于内置测试操作的伪随机二进制序列（PRBS）校验器和PRBS产生器。
ASI接收机组成：
。解串器，将到达的串行数据转换为10比特宽的并行数据
。过采样接口，实现数据恢复和位同步
。字对齐
.8位/10位编码器，将10位并行数据转换为8位宽原始数据
。同步状态机探测字同步或者同步丢失
。速率匹配FIFO缓冲匹配到达比特和发送（或者系统）时钟的速率。
图3. ASI接收机结构框图
ASI发射机含有一个8位/10位编码器和一个串化器，编码器将8位宽的字转换为10位，串化器将10位并行字转换为串行数据，采用一个10位移位寄存器实现该功能，以字速率从编码器输入，以LVDS输出缓冲比特率输出。27MHz基准时钟乘以10的PLL提供比特率时钟，支持抖动受控ASI传输串化。ASI发射机构成单元如图4所示。
在可编程逻辑中实现SDI和DVB-ASI
一般情况下，采用FPGA实现一个ASI通道需要的LE数量少于1，000。Cyclone II FPGA每通道成本低于1美元比现有ASSP方案低得多。
一个10位SD-SDI全双工端口在Altera FPGA中只需要400个LE。对于Cyclone II FPGA中的10位SD-SDI数据，其每端口成本也远远低于现有的ASSP方案。对于20位HD-SDI数据，收发器通道逻辑大约需要1，000个LE，在Stratix GX器件中实现这些逻辑时，每端口成本等于甚至低于ASSP的每端口成本。当考虑到可编程逻辑的其它集成性能时， Stratix GX方案的优势更加突出。
可编程逻辑集成功能还具有其它优势
在典型应用中，DVB-ASI和SDI只是广播设备全部功能的一部分。例如，DVB-ASI通常用于广播数据转发系统，需要进行视频复用、压缩、调制和解调、时隙复用、编解码等信号处理。这些操作需要前向纠错（FEC）、滤波、间插、正交振幅调制（QAM）映射、Viterbi和Reed-Solomon解码等数字信号处理功能。这些功能可以利用FPGA中的资源来实现，包括LE、Cyclone II器件中的乘法器，以及Stratix器件中的DSP模块。
图4. ASI发射机结构框图
通过将这些功能集成到几个器件中，基于FPGA的解决方案进一步降低了开发成本，节省了电路板空间，降低了系统复杂性。FPGA所具有的灵活性使开发人员能够定制实现设计中每一单元之间的接口，在最短的时间内加入各种功能，突出设计质量。设计人员还可以得到与单个可编程器件相同的ASI通道或者SDI端口数，而采用ASSP就必须使用多个分立器件。
参考设计加速产品上市
在SDI参考设计中，对三个SMPTE建议抖动参数进行了评估：
。抖动产生器——器件或者系统产生一个串行数字信号（在这种情况下是HD-SDI），它含有某一振幅和频率的正弦抖动。产生的抖动也可以是非正弦的。
。接收抖动容限——当应用于器件或者系统输入时，正弦抖动的峰-峰值振幅会导致性能劣化。
。抖动传送——输入抖动导致的器件或者系统输出抖动。
DVB-ASI标准并没有针对抖动容限提供任何规范，但可以采用下面的抖动参数用于评估Altera的DVB-ASI参考设计：
。发射机的抖动产生
。接收机的抖动容限
。接收机灵敏度
。输出振幅和边沿速率
Cyclone视频演示板和Stratix GX串行视频演示说明板可以演示这些参考设计。
结语
与ASSP相比，Altera的DVB-ASI和SDI可编程逻辑解决方案能够显著降低广播设备的开发成本。将DVB-ASI和SDI功能集成到少量器件中，进一步降低了成本、节省了电路板空间，降低了复杂性。
举报
