如何计算噪声源时钟树的总抖动？

如何计算包含抖动衰减器的噪声源时钟树的总抖动？希望同时还将有测量和相关数据表的示例来详细说明一下，谢谢了

回帖（1）

沈雨露

2021-3-5 21:29:38

跟随时钟信号从时钟树组件到接收器或目的地，将被视为处理相位噪声最好的系统。也就是说，如果我们知道每个时钟树组件的相位噪声特性，我们就应该能够在特定的抖动带宽上估计结束时钟相位噪声及其相位抖动。
      我认为这种方法更普遍性和准确性——它可应用于所有类型的时钟树，有噪声源和抖动衰减器或没有噪声源和抖动衰减器。
      基本理念
      一般方法如下所示。每个时钟树可看作级联相位噪声处理元件，并可从常规意义上建模为抖动生成（JGEN）相位噪声的RSS与抖动传递函数（JTF），一并应用于缩放输入时钟相位噪声。
      这是因为缩放使得对RSS有贡献的组件都处于相同的载波频率。在以下的例子中，将会呈现更加清晰得细节。

上图的说明了通用时钟树组件模型，适用于抖动衰减器的情况，同时该抖动衰减器对输入时钟进行乘法或除法。但实际上对于任意时钟树组件，并非通用模型的所有方面都适用或容易获得：
      1、独立时钟源（如元素“1”处的XO，时钟树的根）没有输入时钟，因此JTF分支被清零。它可以简单地建模为JGEN，即源的输出时钟相位噪声。
      2、典型的时钟发生器具有宽带宽，因此JTF贡献可以忽略不计，它也可以简单地建模为JGEN。
      4、时钟缓冲器没有PLL，因此JGEN不适用，JTF通常也不可用。我们必须依赖于在特定带宽上指定的附加抖动或进行进一步的表征。
      一个实用的测量实例
      让我们考虑以下简化框图。当使用任意波形发生器或AWG作为噪声50MHz输入时钟源，然后使用Si5345评估板时，Si5345同时具有抖动衰减和时钟倍频功能。紧接着使用Si53301时钟缓冲评估板跟踪抖动衰减器（JA），抖动衰减器和时钟缓冲器的输出时钟均为156.25 MHz。

无需使用平衡 - 不平衡转换器或限制器，只需直接进出测试设备的单端连接和抖动衰减器与时钟缓冲器之间的差分连接。未测量的输出时钟极性则会在时钟缓冲器EVB上终止。
      计算相位抖动
      在随后的工作中，我们常常想要从相位噪声L（f）（dBc / Hz）与偏移频率f（Hz）的数据集计算RMS相位抖动，即在选定频率范围内的积分相位噪声。出于本练习的目的，我们忽略这些本应包括在内的支线。
      一般程序如下：
      1、将SSB相位噪声数据L（f）从dBc / Hz转换为W / Hz。
      2、“Brickwall”通过选定的抖动滤波器带宽过滤数据。在本例中，我们采用12 kHz至20 MHz。（斜率滤波器也可以使用，但不能用于这些特定的电子表格。）
      3、在抖动滤波器带宽上，取当前点和之前点相位噪声测量值（W / Hz）的平均值乘以偏移频率的差值（Hz）。
      4、将所有这些抖动功率贡献进行总和。
      5、双倍计算DSB比率或双边带宽，然后转换为UI或单位间隔。
      6、最后，从UI转换为通常为fs的时域单位。
      如将展现的数据，使用该技术的工作表计算的值非常接近相位噪声仪器报告的值。
      测量步骤
      附上一个电子表格Phase Jitter Calcs Clock Tree Without Spurs.xlsx，并将它用于记录结果并将结果与Agilent E5052B屏幕盖形式的实验室测量值进行比较。按以下工作表顺序列出了9个总测量步骤。
      详情如下：（计算工作表上的约定是输入数据为黄色单元格）
      1、50 MHz AWG测量数据 - 测量AWG的50 MHz相位噪声。这是输入至抖动衰减器的时钟相位噪声。在此工作表中，导入了包含在标称0 dBm和50 MHz下工作的任意波形发生器（AWG）的测量相位噪声的CSV文件。
      2、50 MHz AWG计数 – 依照前面描述的程序测量出相位噪声数据，据此计算AWG的50 MHz相位抖动。在本文中，术语“相位抖动”是指基于积分相位噪声的RMS数量。高于12 kHz  -  20 MHz相位噪声偏移频率范围。因此得出的计算结果为7917 fs或7.7917 ps，实为嘈杂。但是与Agilent E5052B屏幕盖报告的数据相比，此结果精确到0.1％。
      3、50 MHz Sig Gen测量数据 - 测量信号发生器的50 MHz相位噪声。此工作表导入包含测量相位噪声的CSV文件，信号发生器也在标称0 dBm和50 MHz下运行。（注：时钟相位噪声输入到抖动衰减器（JA）以估算其输出频率下的抖动产生（JGEN）。根据以往的经验，假设Sig Gen的性能优于AWG，那么它将是很好的选择。但是，这还有待确定。）
      4、50 MHz Sig Gen Calcs  - 计算Sig Gen的50 MHz相位抖动，其结果为785 fs，与Agilent E5052B报告的数字相比精确到0.02％。
      5、50 MHz AWG与Sig Gen图 - 这里我比较了AWG与信号发生器相位噪声，两者都在50 MHz频段下工作。一般来说，Sig Gen的相位噪声接近或优于AWG的性能。之前的工作表计算结果表明，在相位抖动方面，信号发生器比AWG大近乎一个数量级。鉴于此确认，对于之后估计的JGEN，选择Sig Gen为低噪声源是合理的。（注：在自由运行模式下操作抖动衰减器，并将输出时钟相位噪声用作JGEN的替代值也可能是有利的。它无需考虑所有噪声源，但对于典型的抖动带宽，通常可以考虑5％以内。但是，它在低偏移频率情况下不会那么准确。）
      6、JGEN 156.25 MHz测量数据 - 此工作表导入包含JA 156.25 MHz输出时钟测量相位噪声的CSV文件，其中低噪声RF信号发生器提供50 MHz输入时钟。该数据用于估计JA的JGEN。
      7、JGEN 156.25 MHz Calcs  - 计算JA的JGEN相位抖动。计算结果为83.5 fs，与Agilent E5052B报告的数据相比精确到0.03％。
      8、时钟树计算 - 将所有内容放在一起的时钟树计算工作表。检查从左到右的列，您可以看到以下操作：
      ● 参考输出时钟载波频率缩放输入时钟相位噪声。
      ● 应用抖动衰减。这里我们假设一个低通滤波器响应，40 dB / dec衰减从环路BW频率100 Hz开始。简化版本准确地超出了转角频率。（JTF越精确，结果越好。）
      ● 从工作表“7”中输入JGEN数据。 JGEN 156.25 MHz Meas Calcs“。
      ● RSS来自JGEN相位噪声的贡献加上缩放的抖动衰减相位噪声。
      ● 计算JA输出时钟的相位抖动。
      ● 最后，计算时钟缓冲器输出时钟的相位抖动。此缓冲器没有JTF，但有一个特定的典型规格为145 fs附加相位抖动，12kHz-20MHz。将两个不同的E5052B屏幕大小写复制到最后一个计算工作表，一个用于JA输出时钟，另一个用于缓冲输出时钟。
      9. 时钟树图 - 此处绘制了抖动衰减器的所有相关输入，中间和输出曲线。
      总体结果
      JA输出时钟相位抖动计算为83.47 fs，比测得的84.19 fs低0.9％。除了包围预期曲线，测量的相位噪声曲线的形状看起来接近预期的曲线。
      基于使用12 kHz  -  20 MHz附加抖动的数据表典型值的缓冲器，其输出时钟相位噪声计算为167.31 fs，比测量值低-5.2％。我们不是简单地看到JA输出时钟相位噪声都增加了 1或 2 dB。相反，测得的相位噪声曲线的形状在远偏移频率处显示出更多的相位噪声，其中“下限”从约-162升至-152dBc / Hz。
      底线：从相位抖动的角度来看，我们得出了比较好的结果。然而，我们似乎需要缓冲器JTF来更好地预测末端相位噪声图。

更多回帖

苗雨

如何计算噪声源时钟树的总抖动？

回帖（1）

沈雨露

相关问答

请问时钟抖动或结束时钟抖动的最佳方法是什么？

抖动传递性能和相位噪声测量技术

时钟抖动对高速链路性能的影响

简单运算放大器电路噪声的演算过程是怎样的?

如何理解时钟驱动器的抖动参数？

扇出缓冲器中的附加抖动测量

怎么将相位噪声转换为抖动？

基于级联PLL的超低噪声精密时钟抖动滤除技术仿真和研究设计

化PCIe应用中的时钟分配方法

时钟相位噪声中如何生成和使用杂散

20万+工程师都在用，免费PCB检查工具