首先打开Vivado 2019.2,File-》New Project

Next,项目名称edt_zcu102_demo

默认

接下来的两个界面Add Sources和Add Constraints都直接Next,然后选择Boards,选择ZCU102,Next

Finish,之后项目自动打开,点Create Block Design

设计名称edt_zcu102_demo,然后OK

Add IP,如下图红色箭头所示

输入znyq进行过滤,并选择Zynq UltraScale+ MPSoC

点击Run Block Automation

默认,点OK

双击红框位置,查看自动化效果

点左侧PS-PL Configuration,展开,并将红框中的勾选框取消勾选,结果如图,OK

空白处右键,点击Validate Design

验证成功提示

右键Design Sources下的文件,点击Create HDL Wrapper

默认,点OK

创建完成之后,展开edt_zcu102_demo_wrapper,右键左侧红箭头,然后点Generate Output Products…

默认,点Generate

首先打开Vivado 2019.2,File-》New Project

Next,项目名称edt_zcu102_demo

默认

接下来的两个界面Add Sources和Add Constraints都直接Next,然后选择Boards,选择ZCU102,Next

Finish,之后项目自动打开,点Create Block Design

设计名称edt_zcu102_demo,然后OK

Add IP,如下图红色箭头所示

输入znyq进行过滤,并选择Zynq UltraScale+ MPSoC

点击Run Block Automation

默认,点OK

双击红框位置,查看自动化效果

点左侧PS-PL Configuration,展开,并将红框中的勾选框取消勾选,结果如图,OK

空白处右键,点击Validate Design

验证成功提示

右键Design Sources下的文件,点击Create HDL Wrapper

默认,点OK

创建完成之后,展开edt_zcu102_demo_wrapper,右键左侧红箭头,然后点Generate Output Products…

默认,点Generate

举报