基于Kintex-7、Zynq-7045_7100开发板｜FPGA的HLS案例开发

FPGA的HLS案例开发｜基于Kintex-7、Zynq-7045_7100开发板

前言

本文主要介绍HLS案例的使用说明，适用开发环境：Windows 7/10 64bit、Xilinx Vivado 2017.4、Xilinx VivadoHLS 2017.4、Xilinx SDK 2017.4。

Xilinx Vivado HLS（High-Level Synthesis，高层次综合）工具支持将C、C++等语言转化成硬件描述语言，同时支持基于OpenCL等框架对Xilinx可编程逻辑器件进行开发，可加速算法开发的进程，缩短产品上市时间。

HLS基本开发流程如下：

(1) HLS工程新建/工程导入
(2) 编译与仿真
(3) 综合
(4) IP核封装
(5) IP核测试

基于创龙科技TLK7-EVM开发板，是一款基于Xilinx Kintex-7系列FPGA设计的高端评估板，由核心板和评估底板组成。核心板经过专业的PCB Layout和高低温测试验证，稳定可靠，可满足各种工业应用环境。

评估板接口资源丰富，引出FMC、SFP+、PCIe、SATA、HDMI等接口，方便用户快速进行产品方案评估与技术预研。

图1 TLK7-EVM评估板

开发案例主要包括：
l CameraLink、SDI、HDMI、PAL视频输入/输出案例
l 高速AD(AD9613)采集+高速DA(AD9706)输出案例
l AD9361软件无线电案例
l UDP(10G)光口通信案例
l UDP(1G)光口通信案例
l Aurora光口通信案例
l PCIe通信案例
l 案例源码、产品资料：site.tronlong.com/pfdownload

HLS案例位于产品资料“4-软件资料DemoFPGA-HLS-demos”目录下，案例目录详细说明如下表。

表1

hls_ip_demo	bin	IP核测试程序可执行文件
	project	IP核测试程序Vivado工程
vivado_hls	ip_package	IP核
	poject	solution1	仿真方案
		src	HLS工程源码
		test_bench	HLS工程仿真程序或测试文件
		vivado_hls.app	HLS工程文件

HLS详细开发说明可参考产品资料“6-开发参考资料Xilinx官方参考文档”目录下的《ug871-vivado-high-level-synthesis-tutorial.pdf》和《ug902-vivado-high-level-synthesis.pdf》。

HLS工程导入
双击桌面如下图标打开Xilinx Vivado HLS 2017.4，并在弹出的界面中点击“Open Project”选择案例“vivado_hlsproject”目录，然后点击“确定”导入HLS工程。