系统采用 TMS320VC5409 作为处理核心，信号经过模拟放大，带阻网络衰减后，经 AD 采样后通过数字滤波器进行数字幅频均衡，再通过 DA 输出信号， 在模拟后端，通过高效率节能的 D 类功率放大器进行功率放大，实现了高效， 节能的数字幅频均衡功率放大器
关键词：DSP, 数字幅频均衡，D 类功率放大器
一、 方案选择与论证1、前置放大器方案选择：
方案一：选择普通运放进行放大。但是普通运放在低频段的频率特性很明显，失调电压大，噪声大
方案二：选用精密的 DiFET 运放经行两级放大。由于该类运放具有高输入阻抗，并且作为音频段的运放，有极低的噪声，对提高信号质量有这一般运放难以达到的性能
2、功率驱动方案选择：
方案一：采用传统的 A,B,AB 类功率放大器 ，但这三类放大器的效率均达不到题目的要求
方案二：采用 D 类功率放大器。通过控制单元把输入信号与三角波信号比较，调制成脉宽调制(PWM)信号，然后利用 PWM 信号驱动这个功率放大器的开关功率级，通过 LC 低通滤波器输出信号，由于功率管工作在开关状态，因此能极大的提高放大器的效率，经过比较，我们采用 D 功率放大器，总体设计如图。
3、数字幅频均衡方案选择：
方案一： 采用基于
FPGA 的频域加窗与反傅立叶变换的数字幅频均衡功率放大器:此方案采用高速 FPGA，以及配套的高速 AD、DA 对信号进行采样，傅立叶变换，在频域上对信号进行加窗操作，然后通过傅立叶反变换将波形还原。以得到需要的频谱幅度。此方案虽然可以直接对频域进行操作，也就可以得到很好的带内平坦度，但是 FPGA 价格昂贵，开发周期长，而且本题仅要求对 20KHz的低速信号进行采样，所以 FPGA 的高速并行运算显得过于浪费资源。考虑到此方案比较低的性价比，所以不采用此方案。
方案二： 基于 DSP 的IIR 滤波器与 IR2110MOS 管驱动器的数字幅频均功率放大器:此方案采用高性价比的 TMS320VC5409PGE100 DSP 芯片，工作在100MHz。由于题目没有对相位进行要求，所以采用高效的 IIR 滤波器，处理后的 信号由 DA 输出。此方案使用了成熟的 DSP 技术，并且价格相对便宜，方案成熟，并且耗电量小。最终选择此方案。
举报
