特征
低功耗四路16位DAC；14铅TSSOP片上1.25 V/2.5 V，5 ppm/℃基准；在5伏时，
电源降到400毫安，在3伏时，电源降到200毫安；2.7 V至5.5 V电源；设计保证单调性；开机重置为零刻度或中刻度；3断电功能；具有LDAC超控功能的硬件LDAC；CLR函数到可编程代码；SDO菊花链选项；轨对轨运行。
应用
过程控制；数据采集系统；便携式电池供电仪器；数字增益和偏移调整；可编程电压电流源；可编程衰减器。
一般说明
AD5666是一种低功耗、四位、16位、缓冲电压-输出DAC。该部件从单个2.7 V至5.5 V电源运行，并通过设计保证单调。
AD5666具有内部增益为2的片内基准。AD5666-1的参考电压为1.25 V 5 ppm/℃，满标度输出为2.5 V；AD5666-2的参考电压为2.5 V 5 ppm/℃，满标度输出为5 V。车载参考电压在通电时关闭，允许使用外部参考电压。通过写入DAC来打开内部引用。
该部分包含一个上电复位
电路，确保DAC输出功率高达0 V（POR-pin低）或中刻度（POR-pin高），并保持在该电平上电，直到发生有效写入。该部分包含一个掉电功能，在5 V时将设备的电流消耗降低到400毫安，并在任何或所有DAC通道的掉电模式下提供软件可选择的输出负载。
所有dac的输出都可以使用LDAC功能，增加了用户可选择的DAC通道功能，可同时更新。还有一个异步CLR，将所有DAC清除为软件可选择的代码—0 V、中刻度或满刻度。
AD5666采用多功能3线串行接口，可在高达50 MHz的时钟频率下工作，并与标准SPI®和QSPI兼容™，微丝™和数字信号处理器接口标准。片上精密输出放大器实现了轨对轨输出摆幅。
产品亮点
1、四位，16位DAC。
2、片上1.25 V/2.5 V，5 ppm/℃基准。
3、提供14铅TSSOP。
4、可选择上电重置为0 V或中刻度。
5、断电能力。当断电时，DAC通常在3v时消耗200na，在5v时消耗400na。
定时特性
所有输入信号都以tr=tf=1 ns/V（电压的10%至90%）指定，并从（V+V）/2的电压水平定时。见图3和图5。V=2.7 V至5.5 V。除非另有说明，否则所有规范T至T。
绝对最大额定值
T=25°C，除非另有说明。
高于绝对最大额定值的应力可能会对设备造成永久性损坏。这仅是一个应力额定值；设备在本规范操作章节所述条件或以上任何其他条件下的功能操作并不意味着。长期暴露在绝对最大额定条件下可能会影响设备的可靠性。
典型性能特征
术语
相对精度
对于DAC，相对精度或积分非线性（INL）是对l***中通过DAC传递函数端点的直线的最大偏差的测量。图6显示了典型的INL与代码的对比图。
微分非线性
差分非线性（DNL）是任意两个相邻码的测量变化与理想1l***变化之间的差分。指定的最大值为±1 LSB的微分非线性确保了单调性。设计上保证了该DAC的单调性。图7显示了典型的DNL与代码的对比图。
偏移误差
偏移误差是测量实际电压和理想电压之间的差值，用传输函数线性区域中的毫伏表示。在AD5666上测量偏移误差，并将代码512加载到DAC寄存器中。它可以是负的，也可以是正的，用毫伏表示。
零码错误
零代码错误是将零代码（0x0000）加载到DAC寄存器时输出错误的度量。理想情况下，输出应为0 V。由于DAC的输出不能低于0 V，因此在AD5666中零码误差始终为正。这是由于DAC和输出放大器中的偏移误差的组合造成的。零代码错误用毫伏表示。图13显示了典型的零代码错误vs。
温度。
增益误差
增益误差是DAC跨距误差的一种度量。它是DAC传输特性与理想值的斜率偏差，表示为满标度范围的百分比。
零码误差漂移
零码误差漂移是测量零码误差随温度变化的一种方法。以μV/℃表示。
增益误差漂移
增益误差漂移是测量增益误差随温度的变化。以（满量程的ppm）/℃表示。
满标度误差
满标度误差是将满标度代码（0xFFFF）加载到DAC寄存器中时输出误差的度量。理想情况下，输出应为V-1 LSB。满标度误差表示为满标度范围的百分比。图13显示了典型的满标度误差与温度的关系图。
数模故障脉冲
数模故障脉冲是当DAC寄存器中的输入代码改变状态时注入模拟输出的脉冲。它通常被指定为nV-s中的故障区域，并在主进位转换（0x7FFF到0x8000）时数字输入码被1l***改变时测量。见图29。
直流电源抑制比（PSRR）
PSRR指示DAC的输出如何受电源电压变化的影响。PSRR是DAC满标度输出的V变化与V变化的比率。它以分贝为单位。V保持在2V，V变化±10%。
直流串扰
直流串扰是一个DAC的输出电平随另一个DAC的输出的变化而发生的直流变化。它是通过一个DAC（或软电源关闭和通电）的满标度输出变化来测量的，同时监视另一个保持在中标度的DAC。它以微伏表示。
由负载电流变化引起的直流串扰是一种测量一个DAC上的负载电流变化对另一个保持在中刻度的DAC的影响的方法。它以微伏每毫安表示。
参考馈通
参考馈通是指当DAC输出时，DAC输出处的信号振幅与参考输入的比值没有更新（即LDAC高）。它以分贝表示。
数字馈通
数字馈通是从设备的数字输入引脚注入DAC模拟输出的脉冲测量，但在DAC未写入时测量（同步保持在高位）。它在nV-s中指定，并通过数字输入引脚上的满标度变化进行测量，即从所有0到所有1，或反之亦然。
数字串扰
数字串扰是响应于另一个DAC的输入寄存器中的满标度代码变化（全0到全1，反之亦然）而在中标度传输到一个DAC的输出的故障脉冲。它在独立模式下测量，并以nV-s表示。
模拟串扰
模拟串扰是由于另一个DAC的输出改变而转移到一个DAC的输出的故障脉冲。它是通过加载一个满标度的输入寄存器来测量的在保持LDAC的情况下，代码更改（所有0s到所有1s，反之亦然）高，然后脉冲LDAC低，并监测其数字代码没有改变的DAC的输出。故障区域用nV-s表示。
DAC到DAC串扰
DAC-to-DAC串扰是由于一个DAC的数字代码改变和另一个DAC的随后输出改变而转移到该DAC的输出的故障脉冲。这包括数字和模拟串扰。它是通过加载其中一个DAC进行全尺寸代码更改（所有0s到所有1s或相反）来测量的LDAC低并监视另一个DAC的输出。故障能量用nV-s表示。
倍增带宽
DAC内的放大器具有有限的带宽。倍增带宽就是一个衡量标准。输出中会出现参考上的正弦波（将满标度代码加载到DAC）。倍频带宽是输出振幅降到低于输入3db的频率。
总谐波失真（THD）
总谐波失真是理想正弦波与使用DAC的衰减正弦波之间的差异。正弦波用作DAC的参考，THD是DAC输出谐波的测量。它是以分贝为单位。
操作理论
D/A段
AD5666 DAC采用CMOS工艺制作。该结构由一系列dac和一个输出缓冲放大器组成。这些部件包括内部1.25 V/2.5 V、5 ppm/℃基准，内部增益为2。图40显示了DAC架构的框图。
因为DAC的输入编码是直接二进制的，所以使用外部参考时的理想输出电压由：
使用时的理想输出电压和内部基准由：
其中：D=加载到DAC寄存器。AD5666的0到65535（16位）。N=DAC分辨率。
电阻串
电阻串部分如图41所示。它只是一个电阻串，每个电阻值为R。加载到DAC寄存器中的代码决定了电压从串上的哪个节点抽头进入输出放大器。通过关闭一个开关将串连接到放大器来切断电压。因为它是一串电阻，所以保证单调性。
内部参考
AD5666具有内部增益为2的片内基准。AD5666-1的参考电压为1.25 V 5 ppm/℃，满标度输出为2.5 V。AD5666-2的参考电压为2.5 V 5 ppm/℃，满标度输出为5 V。车载参考电压在通电时关闭，允许使用外部参考电压。内部引用是通过写入控制寄存器来启用的。
与每个零件相关联的内部参考在V销处可用。如果引用输出用于驱动外部负载，则需要缓冲区。当使用内部基准时，建议在基准输出和GND之间放置一个100 nF的电容器，以保持基准稳定性。
使用内部引用时不支持单个通道断电。
输出放大器
输出缓冲放大器可在其输出端产生轨对轨电压，其输出范围为0 V至V。该放大器能够驱动2 kΩ的负载，并与1000 pF并联至GND。输出放大器的源和汇能力如图19和图20所示。回转率为1.5v/μs，量程稳定时间为10μs，范围为1/4至3/4。
串行接口
AD5666具有3线串行接口（同步、SCLK与SPI、QSPI和MICROWIRE接口标准以及大多数dsp兼容。典型写入序列的时序图见图3。
写入序列开始时将同步线调低。来自数据线的数据被记录到SCLK下降沿上的32位移位寄存器中。串行时钟频率可高达50MHz，使AD5666与高速DSP兼容。在32下降时钟边缘上，最后一个数据位被计时并执行编程功能，即，DAC寄存器内容的改变和/或模式的改变操作。在这个阶段，同步线可以保持在低位或高位。在这两种情况下，必须在下一个写入序列之前将其调高至少15 ns，以便同步的下降沿可以启动下一个写入序列。因为同步缓冲区在V=2v时会吸引更多的电流在与V=0.8v时相比，在写序列之间，SYNC应该处于低空闲状态，以便进行更低功率的在部分。不过，正如前面提到的，在下一个写入序列之前，必须再次提高同步。
输入移位寄存器
输入移位寄存器宽32位（见图42）。前四位不重要。接下来的四位是命令位C3到C0（见表8），接着是4位DAC地址位A3到A0（见表9），最后是16位数据字。数据字由16位输入码组成，后面跟着4个与AD5666无关的位（见图42）。这些数据位被传送到SCLK 32下降沿上的DAC寄存器。
同步中断
在正常的写入序列中，同步线在SCLK的至少32个下降沿保持低电平，并且DAC在32个下降沿上更新。但是，如果在32钕下降沿，它充当写入序列的中断。移位寄存器被重置，写入序列被视为无效。DAC寄存器内容的更新和操作模式的改变都不会发生（见图43）。
菊花链
对于包含多个DAC的系统，或用户希望读取DAC内容以进行诊断的系统，SDO管脚可用于将多个设备串接在一起并提供串行读取。
菊花链模式通过软件可执行DCEN命令启用。命令1000保留给这个DCEN函数（见表7）。通过在DCEN寄存器中设置一个位（DB1），可以启用菊花链模式。默认设置为独立模式，其中位DCEN=0。表9显示了位的状态对应于设备的操作模式。
SCLK连续应用于输入移位寄存器当同步度低时。如果应用的时钟脉冲超过32个，则数据会从移位寄存器中波动出来，并出现在SDO线上。此数据在SCLK的上升沿上计时，在下降沿上有效。通过将这条线连接到链中下一个DAC的DIN输入，构建了一个多DAC接口。系统中的每个DAC需要32个时钟脉冲；因此，时钟周期的总数必须等于32N，其中N是链中设备的总数。
当到所有设备的串行传输完成时，同步将处于高位。这可以防止任何进一步的数据被记录到输入移位寄存器中。
如果在32个时钟进入部件之前将同步设置为高，则将其视为无效帧，并丢弃数据。串行时钟可以是连续时钟，也可以是门控时钟。
只有当同步可以保持在正确的时钟周期数较低时，才能使用连续SCLK源。在门控时钟模式下，包含准确时钟周期数的突发时钟必须使用时，必须在最后一个时钟后进行高同步以锁定数据。
内部参考寄存器
默认情况下，开机时车载参考关闭。这允许在应用程序需要时使用外部引用。通过设置位DB0高或低（见表9），用户可编程参考寄存器可打开/关闭车载参考。命令1000保留给这个内部REF setup命令（见表7）。表11显示了输入移位寄存器中的位的状态如何对应于设备的操作模式。
上电复位
AD5666包含上电复位电路，在上电期间控制输出电压。通过连接POR引脚低，AD5666输出功率高达0 V；通过连接POR引脚高，AD5666输出功率高达中刻度。在向DAC发出有效的写入序列之前，输出将保持此级别的通电状态。这在应用程序中很有用，因为在DAC通电过程中，了解其输出的状态非常重要。还有一个软件可执行重置功能，将DAC重置为开机重置代码。命令0111保留用于此重置功能（见表7）。在上电重置期间，将忽略LDAC或CLR上的任何事件。
断电模式
AD5666包含四种独立的操作模式。
命令0100是为断电功能保留的（见表7）。通过在控制寄存器中设置两位，即位DB19和位DB18，这些模式是软件可编程的。表11显示了位的状态如何对应于设备的操作模式。通过将相应的四位（DB7、DB6、DB1、DB0）设置为1，可以将任何或所有DAC（DAC D到DAC A）断电至所选模式。断电/加电操作期间输入移位寄存器的内容见表12。当使用内部参考时，仅支持所有通道电源降到所选模式。
当两个位都设置为0时，该部件正常工作，其正常功耗为700μA，电压为5V。但是，对于三种断电模式，电源电流在5V时降至400Na（3V时为200Na）。不仅电源电流下降，而且输出级也从放大器的输出内部切换到已知值的电阻网络。这样的优点是，当部件处于断电模式时，部件的输出阻抗是已知的。有三种不同的选择。输出通过1kΩ或100kΩ电阻器内部连接到GND，或保持开路（三态）。输出级如图44所示。
当电源关闭模式被激活时，偏置发生器、输出放大器、电阻串和其他相关的线性电路被关闭。只有当所有通道都断电时，内部参考才会断电。但是，在断电时，DAC寄存器的内容不受影响。对于V=5V和V=3V，退出断电的时间通常为4μs（见图28）。
通过将PD1和PD0设置为0（正常操作），可以为DAC的任何组合通电。输出上电至输入寄存器中的值（LDAC低）或下电前的DAC寄存器中的值（LDAC高）。
清除代码寄存器
AD5666有一个异步的硬件CLR引脚清除输入。CLR输入对下降沿敏感。将CLR行调低将清除输入寄存器和DAC向包含在用户可配置的CLR寄存器中的数据注册，并相应地设置模拟输出。该功能可用于系统标定加载零点刻度，中刻度，或所有频道的全刻度。这些清除代码值是用户通过设置两个位DB1和位DB0，在控制寄存器中（见表13）。默认设置清除0 V输出。命令0101保留用于加载清除代码寄存器（见表7）。
部件在接下来写下这部分。如果在写入序列期间激活CLR，则写入将中止。
当输出开始改变时，CLR的下降沿的CLR脉冲激活时间通常为280ns。然而，如果在DAC线性区域之外，执行后通常需要520ns输出开始改变的CLR（参见图38）。
加载清除码寄存器操作期间输入移位寄存器的内容见表14
LDAC功能
所有dac的输出可以使用硬件LDAC管脚同时更新。
同步LDAC：读取新数据后，DAC寄存器在32个SCLK脉冲的下降沿上更新。如图3所示，LDAC可以是永久性低或脉冲。
异步LDAC：输出不同时更新写入输入寄存器的时间。当LDAC变低时，DAC寄存器将用输入寄存器的内容进行更新。
或者，可以使用软件LDAC功能同时更新所有dac的输出，方法是写入输入寄存器n并更新所有DAC寄存器。命令0011保留用于此软件LDAC功能。
LDAC寄存器为用户提供了额外的灵活性和对硬件LDAC管脚的控制。此寄存器允许用户选择要同时更新的频道组合执行硬件LDAC引脚时。将DAC通道的LDAC位寄存器设置为0意味着该通道的更新由LDAC管脚控制。如果该位设置为1，则该通道将同步更新；即，DAC寄存器将更新读取新数据后，无论LDAC引脚的状态如何。
它有效地将LDAC引脚固定在低位。（见表15对于LDAC寄存器操作模式）这种灵活性在用户希望同时更新所选通道而其余通道正在同步更新的应用中非常有用。
使用命令0110写入DAC加载4位LDAC寄存器（DB3到DB0）。每个通道的默认值为0；即，LDAC引脚工作正常。将位设置为1表示无论LDAC管脚的状态如何，DAC通道都会更新。输入移位寄存器的内容见表16在加载LDAC寄存器操作模式期间。
电源旁路及接地
当准确度在电路中很重要时，仔细检查考虑电路板上的电源和接地回路布局。包含AD5666的印刷电路板应具有单独的模拟和数字部分。如果AD5666位于其他设备需要AGND到DGND连接的系统中，则应仅在一个点进行连接。该接地点应尽可能靠近AD5666。
AD5666的电源应旁路10μF以及0.1μF电容器。电容器的物理位置应尽可能靠近设备，理想情况下，0.1μF电容器应正好对着设备。10μF电容器为钽珠型。重要的是，0.1μF电容器具有低有效串联电阻（ESR）和低有效串联电感（ESI），这是常见陶瓷电容器的典型特征。该0.1μF电容器为瞬态电流引起的高频提供低阻抗接地路径内部逻辑转换。
电源线应具有尽可能大的轨迹，以提供低阻抗路径并减少对电源线的故障影响。时钟和其他快速开关数字信号应通过数字接地与电路板的其他部分屏蔽。尽可能避免数字和模拟信号交叉。当轨迹在板的相对侧交叉时，确保它们彼此成直角运行，以减少通过板的馈通效应。最佳的电路板布局技术是微带技术，其中电路板的组件侧仅用于接地平面，而信号迹线放置在焊料侧。然而，这并不总是可能与2层板。
外形尺寸
[1]温度范围为-40°C至+105°C，通常为25°C。
[2]使用512到65024的缩小码范围计算的线性。输出已卸载。
[3]由设计和特性保证的；未经生产测试的。
[4]接口未激活。所有DAC激活。DAC输出已卸载。
[5]所有四个DAC都断电。
[6]温度范围为-40°C至+105°C，通常为25°C。
[7]使用512到65024的缩小码范围计算的线性。输出已卸载。
[8]由设计和特性保证的；未经生产测试的。
[9]接口未激活。所有DAC激活。DAC输出已卸载。
[10]所有四个DAC都断电。
[11]由设计和特性保证的；未经生产测试的。
[12]请参阅术语部分。
[13]温度范围为-40°C至+105°C，通常为25°C。
[14]最大SCLK频率为50 MHz，V=2.7 V至5.5 V。由设计和特性保证；未经生产测试。
[15]用图16的负载电路测量。t确定菊花链模式下的最大SCLK频率。
[16]仅菊花链模式。
[17]Z=符合RoHS的零件。
