16Kbit SPI EEPROM的CPU管理器这些设备结合了三个流行的功能，开机复位控制、
电源电压监控和闭锁在一个包中保护串行EEPROM存储器。这个组合降低系统成本，减少板空间并提高可靠性。
向设备通电将激活开机重置保持复位/复位激活一段时间的
电路时间。这使得电源和振荡器稳定在处理器执行代码之前。
设备的低VCC检测电路保护用户的系统从低压状态保持当VCC低于最小VCC时，复位/复位激活触发点。复位/复位保持断言状态，直到VCC返回以达到适当的操作水平和稳定。
标准的VTRIP阈值是可用的，但是Intersil的独特的电路允许将阈值重新编程为满足自定义要求或微调阈值需要更高精度的应用程序。
特征
•低VCC检测和重置断言
-五个标准重置阈值电压
-使用重新编程低VCC重置阈值电压特殊编程顺序
-复位信号对VCC有效=1V
•电池寿命长，功耗低
-<50微安最大待机电流，看门狗开启
-<1微安最大待机电流，看门狗关闭
-读取期间的最大有效电流小于400微安
•16Kbits的EEPROM
•内置意外写入保护
-上/下电保护电路
-用块保护0、1/4、1/2或所有EEPROM阵列锁保护
-电路内可编程只读存储器模式
•2兆赫SPI接口模式（0,0&1,1）
•最小化EEPROM编程时间
-32字节页写入模式
-自动定时写入周期
-5ms写入周期时间（典型）
•2.7V至5.5V和4.5V至5.5V电源
操作
•可用包
-14 Ld TSSOP、8 Ld SOIC、8 Ld PDIP
•提供无铅加退火（符合RoHS）
工作原理
上电复位
向X5168、X5169通电会激活通电复位电路。这个电路在大约1V的电压下启动，并拉动复位/复位引脚激活。此信号防止系统微处理器在电压不足或振荡器稳定之前开始工作。当VCC超过设备VTRIP值200毫秒时（标称）电路释放复位/复位，允许处理器开始执行代码。
低压监测
运行期间，X5168、X5169监控VCC水平
如果电源电压低于预设的最小VTRIP，则断言重置/重置。复位/复位信号防止微处理器在断电或断电状态下工作。复位/复位信号保持激活，直到电压降到1V以下。它也保持激活，直到VCC返回并超过VTRIP 200毫秒。
V阈值重置程序科科斯群岛
X5168X5169具有标准VCC阈值（VTRIP）电压。此值在正常操作和存储条件下不会改变。但是，在标准VTRIP不完全正确的应用中，或者为了提高VTRIP值的精度，可以调整X5168、X5169阈值。
设置V电压旅行
此过程将VTRIP设置为更高的电压值。例如，如果当前VTRIP为4.4V，而新VTRIP为4.6V，则此过程将直接进行更改。如果新设置低于当前设置，则需要在设置新值之前重置触发点。
要设置新的VTRIP电压，应用所需的VTR知识产权将阈值连接到VCC引脚，并将CS引脚和WP引脚连接到高位。重置/重置，使管脚保持未连接状态。然后将编程电压VP施加到SCK和SI以及脉冲CS，先低后高。移除VP，序列完成。
VTRIP编程顺序流程图
样本VTRIP复位电路
串行存储器
该器件的存储器部分是一个具有Intersil块锁保护的CMOS串行EEPROM阵列。数组内部组织为x 8。该设备具有串行外围接口（SPI）和软件协议，允许在简单的四线总线上操作。
该设备利用Intersil专有的直接写入™ 电池，提供至少100000个周期的耐久性和至少100年的数据保留。
该设备被设计成直接与许多流行微控制器家族的同步串行外围接口（SPI）接口。它包含一个8位指令寄存器，可通过SI输入访问
数据被记录在SCK的上升边缘。在整个操作过程中，CS必须处于低位。
所有指令（表1）、地址和数据都首先传输到MSB。国际单位制线路上的数据输入锁定在第一个
CS下降后SCK上升沿。数据由SCK的下降沿在SO线上输出。SCK是静态的，允许用户停止时钟，然后再次启动它，以便在中断时恢复操作。
写使能锁
设备包含写启用闩锁。必须在启动写入操作之前设置此闩锁。WREN指令将设置闩锁，WRDI指令将重置闩锁（图3）。此闩锁在通电条件下和有效写入周期完成后自动重置。
状态寄存器
RDSR指令提供对状态寄存器的访问。状态寄存器可以在任何时候被读取，即使在写入周期中也是如此。状态寄存器的格式如下：
正在写入（WIP）位是易失性只读位，指示设备是否正忙于内部非易失性写入操作。WIP位使用RDSR指令读取。当设置为“1”时，正在进行非易失性写入操作。当设置为“0”时，不进行写入。
写入启用闩锁（WEL）位指示写入启用闩锁的状态。当WEL=1时，锁存设置为高，当WEL=0时，锁存设置为低。WEL位是一个不稳定的只读位。它可以由WREN指令设置，也可以由WRDS指令重置。
块锁位BL0和BL1设置块锁保护的级别。这些非易失性位使用WRSR指令编程，允许用户保护EEPROM阵列的四分之一、一半、全部或全部。数组中受块锁保护的任何部分都可以读取，但不能写入。它将保持保护，直到BL位被改变，以禁用该部分内存的块锁保护。
位与WP引脚一起工作，提供一个电路内可编程ROM功能（表2）。
WP为低，WPEN位编程为高禁用所有状态寄存器写入操作。
电路内可编程只读存储器模式
此机制保护块锁和看门狗位不受意外损坏。
在锁定状态（可编程ROM模式）下，WP引脚低，非易失性位WPEN为“1”。此模式禁用对设备状态寄存器的非易失性写入。
当WPEN为“1”且正在对状态寄存器进行内部写入循环时，将WP pin设置为低不会停止此写入操作，但该操作将禁用对状态寄存器的后续写入尝试。
当WP高时，所有功能，包括对状态寄存器的非易失性写入，都正常工作。将状态寄存器中的WPEN位设置为“0”将阻止WP pin函数，允许在WP高或低时写入状态寄存器。当WP pin低时，将WPEN位设置为“1”激活可编程ROM模式，因此在随后的状态寄存器改变之前，需要改变WP pin。这使得制造商可以将设备安装在WP引脚接地的系统中，并且仍然能够对状态寄存器进行编程。然后，制造业可以将配置数据、制造时间和其他参数加载到EEPROM中，然后通过设置块锁位来设置要保护的存储器部分，最后通过设置WPEN位来设置“OTP模式”。数据更改现在需要硬件更改。
读取序列
从EEPROM存储器阵列读取时，首先将CS拉低以选择设备。8位读取指令被发送到设备，然后是16位地址。
在发送读取的操作码和地址后，存储在存储器中选定地址的数据将在SO行上移出。通过继续提供时钟脉冲，可以顺序读取存储在下一地址的存储器中的数据。每个字节的数据移出后，地址会自动递增到下一个更高的地址。当达到最高地址时，地址计数器滚动到地址$0000，允许无限期地继续读取周期。读取操作终止于
把CS调高。请参阅读取EEPROM阵列序列（图1）。
要读取状态寄存器，首先将CS行拉低以选择设备，然后是8位RDSR指令。在发送RDSR操作码之后，状态寄存器的内容在SO行上移位。请参阅读取状态寄存器序列（图2）。
写入序列
在尝试将数据写入设备之前，必须首先通过发出WREN指令来设置“write Enable”锁存器（WEL）（图3）。CS先被设为低位，然后WREN指令被计时到设备中。在指令的所有8位被发送之后，必须将CS设为高位。如果
发出WREN指令后，用户继续执行写操作而不占用CS HIGH，写操作将被忽略。
要将数据写入EEPROM存储器阵列，用户随后发出写指令，然后是16位地址，然后是要写入的数据。任何未使用的地址位都被指定为“0”。写操作最少需要
32个时钟。CS必须在运行期间保持低电平和低电平。如果地址计数器到达一页的末尾并且时钟继续，则计数器将回滚到该页的第一个地址并覆盖以前可能写入的任何数据。
页面写入操作（字节或页面写入）为
完成后，CS只能在最后一个要写入的数据字节的位0被打卡后被调高。如果在任何其他时间将其调高，则写操作将不会完成（图4）。
要写入状态寄存器，WRSR指令后面跟着要写入的数据（图5）。数据位0和1必须为“0”。
当在状态寄存器或EEPROM序列之后进行写入时，可以读取状态寄存器以检查在制品位。在此期间，WIP位将处于高位。
操作说明
设备在以下状态下通电：
•设备处于低功耗待机状态。
•CS上需要从高到低的转换才能进入活动状态并接收指令。
•所以pin是高阻抗的。
•写入启用闩锁复位。
•标志位复位。
•tPURST的复位信号激活。
数据保护包括以下电路以防止意外写入：
•必须发出WREN指令来设置写启用闩锁。
•为了启动非易失性写入循环，CS必须在适当的时钟计数下达到较高的值。
小外形包装系列（SO）
塑料双列直插式封装（PDIP）
