@dps
如果器件输出需要上拉,即它们是漏极开路,你是否完全确定不能将它们拉至3.3V而不是将它们拉至5V?
如果可能的话,您将节省很多痛苦和成本。
如果有疑问,您可以共享您计划连接的外部组件的数据表。
干杯!
Avi Chami MScFPGA网站
@dps
如果器件输出需要上拉,即它们是漏极开路,你是否完全确定不能将它们拉至3.3V而不是将它们拉至5V?
如果可能的话,您将节省很多痛苦和成本。
如果有疑问,您可以共享您计划连接的外部组件的数据表。
干杯!
Avi Chami MScFPGA网站
举报