您需要提供更多信息。
你说2.8GHz DDR。
DDR意味着存在与数据相关联的时钟。
如果是这种情况,那就别忘了 - 用同步接口,FPGA甚至无法达到这个频率。
但是,如果使用JESD204B协议通过高速串行链路发送数据,则这不是问题。
Xilinx具有JESD204B内核,可以接收高速串行流,并以极低的时钟速率将其转换为并行接口。
在JESD204B内核之后,您可以根据需要处理数据,将其存储在片外存储器的片上。
从那里捕获的数据可以通过许多不同的协议传输到PC;
PCIe或以太网可能是这个数据量的理想选择(尽管VC7215似乎没有外部存储器,PCIe或以太网连接器......)
所以答案完全取决于ADC的协议。
Avrum
您需要提供更多信息。
你说2.8GHz DDR。
DDR意味着存在与数据相关联的时钟。
如果是这种情况,那就别忘了 - 用同步接口,FPGA甚至无法达到这个频率。
但是,如果使用JESD204B协议通过高速串行链路发送数据,则这不是问题。
Xilinx具有JESD204B内核,可以接收高速串行流,并以极低的时钟速率将其转换为并行接口。
在JESD204B内核之后,您可以根据需要处理数据,将其存储在片外存储器的片上。
从那里捕获的数据可以通过许多不同的协议传输到PC;
PCIe或以太网可能是这个数据量的理想选择(尽管VC7215似乎没有外部存储器,PCIe或以太网连接器......)
所以答案完全取决于ADC的协议。
Avrum
举报