检查警告消息中给出的步骤
连接到dbg_hub的时钟网络由工具根据调试核心配置和连接自动选择。
但是,您可以通过修改XDC中的“connect_debug_port”命令来更改此时钟网络。
以下是可能的原因和解决方案:
1.连接到dbg_hub的时钟是一个非自由运行的时钟。
要检查哪个时钟网连接到dbg_hub,请在Vivado GUI中执行以下步骤:打开Synthesized design或Implemented design - >右键单击网表层次结构中的dbg_hub核心并选择“Schematic” - >双击“clk”
销
如果此时钟是非自由运行的时钟,请通过在XDC中修改此命令将其更改为空闲时钟:connect_debug_port dbg_hub / clk [get_nets]
时钟是一个自由运行的时钟,但这个时钟网的信号完整性并不好。
检查电路板上此时钟信号的质量是否良好。
这个问题的一个例子是如果子卡连接器未紧密插入(时钟来自子卡)。
3.尝试使用警告消息中提到的第二个解决方案,即使用其他用户扫描链编号。
例如,以下是更改为使用扫描链编号2的步骤:
将dbg_hub核心的C_USER_SCAN_CHAIN属性更改为2.有关如何更改此属性,请参阅(UG908)。
在Windows命令提示符或Linux上的终端上手动启动hw_server:hw_server -e“set xsdb-user-bscan
谢谢和RegardsBalkrishan -----------------------------------------------
---------------------------------------------请将帖子标记为
一个答案“接受为解决方案”,以防它有助于解决您的查询。如果一个帖子引导到解决方案,请给予赞誉。
检查警告消息中给出的步骤
连接到dbg_hub的时钟网络由工具根据调试核心配置和连接自动选择。
但是,您可以通过修改XDC中的“connect_debug_port”命令来更改此时钟网络。
以下是可能的原因和解决方案:
1.连接到dbg_hub的时钟是一个非自由运行的时钟。
要检查哪个时钟网连接到dbg_hub,请在Vivado GUI中执行以下步骤:打开Synthesized design或Implemented design - >右键单击网表层次结构中的dbg_hub核心并选择“Schematic” - >双击“clk”
销
如果此时钟是非自由运行的时钟,请通过在XDC中修改此命令将其更改为空闲时钟:connect_debug_port dbg_hub / clk [get_nets]
时钟是一个自由运行的时钟,但这个时钟网的信号完整性并不好。
检查电路板上此时钟信号的质量是否良好。
这个问题的一个例子是如果子卡连接器未紧密插入(时钟来自子卡)。
3.尝试使用警告消息中提到的第二个解决方案,即使用其他用户扫描链编号。
例如,以下是更改为使用扫描链编号2的步骤:
将dbg_hub核心的C_USER_SCAN_CHAIN属性更改为2.有关如何更改此属性,请参阅(UG908)。
在Windows命令提示符或Linux上的终端上手动启动hw_server:hw_server -e“set xsdb-user-bscan
谢谢和RegardsBalkrishan -----------------------------------------------
---------------------------------------------请将帖子标记为
一个答案“接受为解决方案”,以防它有助于解决您的查询。如果一个帖子引导到解决方案,请给予赞誉。
举报