你好@ manoj_xilinx,
以下是您的查询内联的答案 -
1.为什么我们需要在设计中使用GTXE2_COMMON原语?
第58页的pg046中有一条说明提到'Aurora 8B / 10B内核使用CPLL并且不使用QPLL(即,
GTXE2_COMMON / GTHE2_COMMON)。
QPLL针对Zynq-7000和7系列器件推出,并在共享逻辑中实例化,以实现与其他Xilinx串行连接内核的一致性。
https://www.xilinx.com/support/documentation/ip_documentation/aurora_8b10b/v11_0/pg046-aurora-8b10b.pdf
2.对于Aurora核心,有什么需要使用init_clk_in?
我需要自己提供这个时钟吗?
init_clk_in端口是必需的,因为当gt_reset被声明时user_clk停止。
建议init_clk_in的frequencychosen低于GT参考时钟输入频率。
有关详细信息,请参阅上述PG中的第35页
3.是的,你不能在设计中实例化GTXE2_COMMON是正确的。
这意味着您无法在为原始实例化提供的语言模板中找到此原语(以及很少的约束)。
您必须使用IP来配置此原语的属性。
问候,阿希什-----------------------------------------------
- - - - - - - - - - - - - - - - - - - - - - - -请注意-
如果提供的信息有用,请将答案标记为“接受为解决方案”。给予您认为有用且回复的帖子。感谢Kudos .--------------------
--------------------------------------------------
------------------------
在原帖中查看解决方案
你好@ manoj_xilinx,
以下是您的查询内联的答案 -
1.为什么我们需要在设计中使用GTXE2_COMMON原语?
第58页的pg046中有一条说明提到'Aurora 8B / 10B内核使用CPLL并且不使用QPLL(即,
GTXE2_COMMON / GTHE2_COMMON)。
QPLL针对Zynq-7000和7系列器件推出,并在共享逻辑中实例化,以实现与其他Xilinx串行连接内核的一致性。
https://www.xilinx.com/support/documentation/ip_documentation/aurora_8b10b/v11_0/pg046-aurora-8b10b.pdf
2.对于Aurora核心,有什么需要使用init_clk_in?
我需要自己提供这个时钟吗?
init_clk_in端口是必需的,因为当gt_reset被声明时user_clk停止。
建议init_clk_in的frequencychosen低于GT参考时钟输入频率。
有关详细信息,请参阅上述PG中的第35页
3.是的,你不能在设计中实例化GTXE2_COMMON是正确的。
这意味着您无法在为原始实例化提供的语言模板中找到此原语(以及很少的约束)。
您必须使用IP来配置此原语的属性。
问候,阿希什-----------------------------------------------
- - - - - - - - - - - - - - - - - - - - - - - -请注意-
如果提供的信息有用,请将答案标记为“接受为解决方案”。给予您认为有用且回复的帖子。感谢Kudos .--------------------
--------------------------------------------------
------------------------
在原帖中查看解决方案
举报