请问PartGen命令在哪里？

嗨，
1.尝试打开合成或实现的设计，然后键入命令
有关这些命令的详细信息，请查看下面的UG
http://www.xilinx.com/support/documentation/sw_manuals/xilinx2014_4/ug835-vivado-tcl-commands.pdf
2.包装延误应包括在长度匹配指南中，UG586 2014年11月19日第189页提及
“确定有效走线长度时应包括封装延迟”
希望这可以帮助
问候，
Vanitha
--------------------------------------------------
-------------------------------------------请在发布前进行谷歌搜索，
您可能会找到相关信息。请留下帖子 - “接受为解决方案”，如果提供的信息有用且回复，请给予赞誉
在原帖中查看解决方案

嗨，
1.尝试打开合成或实现的设计，然后键入命令
有关这些命令的详细信息，请查看下面的UG
http://www.xilinx.com/support/documentation/sw_manuals/xilinx2014_4/ug835-vivado-tcl-commands.pdf
2.包装延误应包括在长度匹配指南中，UG586 2014年11月19日第189页提及
“确定有效走线长度时应包括封装延迟”
希望这可以帮助
问候，
Vanitha
--------------------------------------------------
-------------------------------------------请在发布前进行谷歌搜索，
您可能会找到相关信息。请留下帖子 - “接受为解决方案”，如果提供的信息有用且回复，请给予赞誉

感谢您的建议.MIG尝试调整这些延迟吗？
或者它们仅取决于芯片型号，并且在使用相同芯片的不同设计中是相同的？