赛灵思
直播中

李淑嘉

8年用户 264经验值
私信 关注
[问答]

COMMON模块能不能在FPGA中工作?

HI,我想使用auroraIP8b10b和“Xilinx答案46413构建Aurora 8B10B设计,使用QPLL的Virtex-7 / Kintex-7系列的线路速率高于6.6 Gbps”达到10G,我的ISE版本是14.5,aurora8b10b版本是8.3,GTX收发器
.version是2.2。
模拟还可以,但是当我下载.bit到VC707时,我用chipcope看波,没有用户clk,chipcope说“等待核心武装,慢速或停止时钟”。
我认为COMMON模块不能在FPGA中工作,但我不知道如何使用它。
我真的希望有人帮助我,非常感谢你!

回帖(2)

李森

2020-7-25 06:12:16
听起来你可能有引脚问题。
验证引脚分配报告是否与原理图相匹配。
------您是否尝试在Google中输入问题?
如果没有,你应该在发布之前。太多结果?
尝试添加网站:www.xilinx.com
举报

韩志保

2020-7-25 06:21:01
谢谢你的建议,我发现了一个问题,但我不知道如何修复它。
GTE2_COMMON模块有一个信号“QPLLLOCKOUT”。模拟正常,一段时间后变为1'b1;
但是当我在VC707中下载* .bit时,信号总是1'b0;即使我只是制作一个7系列收发器项目,同样的问题再次出现。
PS:refclk 250M车道速率10G。
举报

更多回帖

发帖
×
20
完善资料,
赚取积分