请问如何在Kintex-7 HP输入端终止交流耦合CML信号？

你好，
我有一个来自SY58040的差分CML时钟信号，我需要将它连接到Kintex-7 HP bank。
由于HP银行已连接到DDR3内存，因此该银行的VCCO为1.5V。
是否可以使用（外部）交流耦合和DIFF_SSTL15_DCI标准？
DIFF_SSTL15_DCI内部终端似乎符合“CML AC-Coupled”的SY58040终端建议（图2c，SY58040用户指南第10页）。
我期待着你的回答。
问候，
尼尔斯
sy58040u_original.pdf 429 KB