特征
由外部系统时钟设置的满标度频率（高达2 MHz）；极低的线性误差（1 MHz fs时最大为0.005%；2兆赫频率下最大0.02%；无需关键外部组件；精确的5V参考电压；低漂移（25 ppm/最大摄氏度）；双
电源或单电源操作；电压或电流输入；提供符合MIL-STD-883的版本。
产品描述
AD652同步电压-频率转换器（VFC）是一种用于模拟模数转换的强大积木，在100 kHz的输出频率上提供典型的非线性0.002%（0.005%最大）。传输函数固有的单调性和宽范围的时钟频率允许转换时间和分辨率为特定应用优化。
AD652使用电荷平衡技术的变化来执行转换功能。AD652使用外部时钟来定义满标度输出频率，而不是依赖外部电容器的稳定性。其结果是一个更稳定、更线性的传递函数，在单通道和多通道系统中都有显著的应用优势。
使用精密的低漂移基准和低tc、片上、薄膜缩放电阻可将增益漂移最小化。此外，采用激光afer微调，使初始增益误差减小到0.5%以下。
AD652的模拟和数字部分被设计成允许单端电源操作，简化了与隔离电源的使用。
AD652有五个性能等级。20铅PLCC包装的JP和KP等级规定在0°C至+70°C商业温度范围内运行。16铅Cerdip封装的AQ和BQ等级规定用于在-40°C至+85°C工业温度范围内运行。AD652SQ可在整个-55°C至+125°C扩展温度范围内运行。
产品亮点
1、使用外部时钟来设置满标度频率，使得AD652能够实现远远优于其他单片VFC的线性度和稳定性。通过使用相同的时钟来驱动ad652并设置计数周期（通过合适的分频器），转换精度与时钟频率的变化无关。
2、AD652同步VFC只需要一个外部
元件（非临界积分器电容器）即可运行。
3、AD652包括一个缓冲，准确的5伏参考电压。
4、AD652的时钟输入与TTL和CMOS兼容，也可以由负电源驱动。柔性开放集电极输出级为TTL和CMOS逻辑以及光耦合器和脉冲变压器提供足够的电流下沉能力。提供了一种电容器可编程单发，用于选择最佳输出脉冲宽度以降低功率。
5、AD652也可以配置为用作隔离模拟信号传输的同步F/V转换器。
6、AD652有符合MILSTD-883的版本。详细规格见模拟装置军品数据手册或现行AD652/883B数据表。
绝对最大额定值
增益误差
电压-频率转换器的增益是提供标称转换关系的标度因数设置，例如，1 MHz满标度。增益误差是v-f变换器的实际传递函数和理想传递函数之间的斜率差。
线性误差
v-f的线性误差是实际传递函数与通过传递函数端点的直线的偏差。
增益温度系数
增益温度系数是满标度频率随温度从+25°C到tmin或tmax的变化率。
操作理论
同步vfc类似于其他电压-频率转换器，它使用积分器对输入信号进行电荷平衡，并使用内部参考电流。然而，同步电压-频率转换器（svfc）使用外部时钟，而不是使用一次触发作为主要计时元件，这需要高质量和低漂移电容。这允许设计者根据所选的外部时钟来确定系统的稳定性和漂移。如果需要，也可以使用晶体振荡器。
svfc体系结构提供了除低漂移外的其他系统优势。如果输出频率是通过计数从时钟中产生的信号所选通的脉冲来测量的，那么时钟的稳定性就不重要了，而设备只是作为压控分频器来执行，从而产生高分辨率的A/D。如果系统中必须同时监控大量输入，频率输出脉冲和用户提供的时钟之间的受控时序关系大大简化了信号采集。此外，如果时钟信号由vfc提供，则svfc的输出频率与两个输入电压的乘积成正比。因此，对两个信号同时进行乘法和a-d转换。
AD652 SVFC的引出线如图2和图3所示。配置为SVFC的设备的框图以及各种系统波形如图4所示。
图4显示了电荷平衡vfc的典型上下斜坡积分器输出。在积分器输出超过比较器阈值并且与门的输出变高之后，直到时钟的负边缘出现以将信息传输到d触发器的输出，才发生任何事情。此时，时钟电平较低，因此闩锁不会改变状态。当时钟返回高时，锁存器输出变高并驱动开关重置积分器；同时，锁存器驱动与门进入低输出状态。在时钟的下一个负边缘，与门的低输出状态被传送到d触发器的输出。当时钟返回高电平时，锁存器输出变低，并驱动开关返回集成模式。同时，锁存器将与门驱动到一种模式，在这种模式中，它真实地中继比较器向其提供的信息。
由于施加到积分器的复位脉冲正好是一个时钟周期，因此唯一可能发生漂移的地方是开关速度与温度的对称性的变化。
由于每个复位脉冲是相同的，AD652 SVFC产生一个非常线性的电压-频率转换关系。另外，由于所有复位脉冲都由时钟选通，因此介质吸收没有问题，导致复位脉冲的持续时间受自上次复位以来的时间长度的影响。
图4显示了输出脉冲之间的周期被限制为时钟周期的精确倍数。假设输入电流正好是参考电流值的四分之一。为了达到电荷平衡，输出频率等于时钟频率除以四：一个时钟周期用于复位，三个时钟周期用于积分。如图5所示。如果输入电流增加很小的量，输出频率也应该增加很小的量。然而，最初，输入电流的微小增加没有观察到输出变化。输出频率继续在时钟的四分之一处运行，将250微安的平均值传送到求和结。由于输入电流稍大于此，电荷在积分器中积累，锯齿信号开始向下漂移。随着积分器锯齿的下移，比较器的阈值在每一个连续的周期中越早越大，直到最后，一个完整的周期丢失。当周期丢失时，积分相位持续时钟的两个周期，而不是通常的三个周期。因此，在一长串除以4的字符串中，偶尔会出现除以3的情况；输出频率的平均值非常接近时钟的四分之一，但瞬时频率可能非常不同。
因此，在示波器上观察波形是非常困难的。在这段时间里，积分器输出的信号是一个锯齿波，其包络线也是一个锯齿波，见图6。
另一种方法是，输出是相位调制的时钟的大约四分之一的频率。恒定频率可以被认为是以每秒2πf弧度的速率线性累积相位。因此，平均输出频率（略超过时钟的四分之一）需要以一定速率积累相位。然而，由于SVFC正好在时钟的四分之一处运行，因此它没有积累足够的相位（见图7）。当所需相位（平均频率）与实际相位之间的差等于2π时，在瞬间弥补亏损的情况下，采取分步进相。然后，输出频率是由锯齿信号相位调制的稳定载波（见图7）。锯齿相位调制的周期是在所需平均频率和时钟频率的四分之一之间积累2π相位差所需的时间。锯齿相位调制幅度为2π。
这种同步的结果是，可以从svfc产生的串行比特流中提取数据的速率是有限的。输出脉冲通常在固定栅极间隔期间计数，结果被解释为平均频率。这种测量的分辨率由时钟频率和门时间决定。例如，如果时钟频率为4 MHz，门时间为4.096毫秒，则由2 MHz的满量程频率产生最大计数8192。因此，分辨率为13位。
超量程
由于每个复位脉冲的长度只有一个时钟周期，因此满标度输出频率等于时钟频率的一半。在满标度时，电流转向开关将一半时间花在求和结上；因此，可以平衡0.5毫安的输入电流。在超量程的情况下，积分器运放的输出向负方向漂移，比较器的输出保持高。逻辑
电路简单地被时钟状态的2除。
双电源、正输入电压的SVFC连接
图8显示了传统双电源正输入操作模式的AD652连接方案。±V范围为±6 V至±18 V。当+V低于9.0 V时，如图8所示，需要三个额外的连接。第一个连接是将插脚13短接到插脚8（模拟接地到-V）上，并将上拉电阻器加到+V上（如图21所示）。上拉电阻由以下方程式确定：
这些连接确保5伏参考电压正常工作。将插脚16连接到插脚6（如图21所示），以确保积分器输出斜坡下降到足以使比较器跳闸的程度。
CERDIP封装AD652接受0 V至10 V或0毫安至0.5毫安满标度输入信号。AD652的温度漂移是使用内部20 kΩ电阻器为0 V至10 V输入范围指定的。如果使用电流输入，则增益漂移由最大为100 ppm /°C（20 KΩ电阻器的TC）降低。如果外部电阻器连接到引脚5以建立不同的输入电压范围，则会导致漂移，以致外部电阻器的Tc与内部电阻器的Tc不同。应选择用于建立不同输入电压范围的外部电阻器，以提供0.5毫安的满标度电流（即，0 V至5 V时为10 kΩ）。
负输入电压的SVFC连接
与接地负相关的电压可用作AD652 SVFC的输入。在这种情况下，引脚7接地，输入电压施加到引脚6（见图9）。在这种模式下，输入电压可以低至高于-V的4 V。在这种配置中，输入是高阻抗的，只有运放的20 Na（典型）输入偏置电流必须由输入信号提供。这与更常见的正输入电压配置形成对比，后者的输入阻抗为20 kΩ，需要0.5毫安的信号源。
双极输入电压的SVFC连接
通过向引脚5注入250微安的电流，可以调节±5 V的双极输入电压（见图10）。-5 V信号在积分器求和结处提供零和电流，从而产生零输出频率；+5 V信号提供0.5毫安（满标度）和电流，从而产生满标度输出频率。
利用外部电阻注入偏置电流对双极偏置温度系数有一定的影响。双极输入的理想传输曲线如图11所示。在将双极偏置电流注入运算放大器的反向输入时，用户实际上有四种选择：
1、R使用外部电阻，R使用内部20 kΩ电阻（如图10所示）。
2、使用内部20 kΩ电阻器作为R和外部R。操作系统在
3、使用两个外部电阻器。
4、R和R使用两个内部电阻器（仅适用于PLCC版本）。
如图11所示，选项4提供了最接近理想传递函数的函数。图12显示了转移关系对其他三个选项的影响。在第一种情况下，传递函数的斜率与温度无关。然而，V（输出电压为0 Hz所需的输入电压）和F（当V＝0 V时的输出频率）随着传递函数与电压轴平行于温度而变化。在第二种情况下，f保持不变，但v随着传递函数围绕f的旋转而随温度的变化而变化。在第三种情况下，对于两个外电阻，当传递函数的斜率和偏移量随温度变化时，v点保持不变。如果选择第三个选项，用户应选择低漂移，匹配电阻。
PLCC连接
PLCC封装的AD652提供了CERDIP封装设备上找不到的额外输入电阻。这些电阻为用户提供额外的输入电压范围。除了使用cerdip中的片上电阻器提供的10v范围外，plcc还提供8v和5v范围。图13a至图13c显示了正输入电压下这些范围的正确连接。对于负输入电压，应将适当的电阻器连接至模拟接地，并将输入电压施加至运算放大器的+输入引脚6。
双极性输入电压可通过使用5V参考电压和输入电阻将250μA注入引脚5来调节。对于±5 V或±2.5 V范围，参考输出端（引脚20）应连接到引脚10。然后，输入信号应施加到针8上（用于±5 V信号）和针7上（用于±2.5 V信号）。在±5V范围内的输入连接如图13D所示。在±4V范围内，输入信号应施加到引脚9，引脚20应连接到引脚8。
增益和偏移校准
AD652的增益误差被激光修正到±0.5%以内。如果需要更高的精度，内部20 kΩ电阻器必须与2 mΩ电阻器并联，以产生比标称20 kΩ值低1%的并联等效电阻。然后使用500Ω系列微调器完成满标度调整。见图14和图15。使用负输入电压时，此500Ω微调器与接地相连，针脚6为输入针脚。
这个增益微调应该在9伏的输入电压下完成，输出频率应该调整到时钟频率的45%。由于设备在输入超量程条件下进入除以2模式，因此用10 V输入调整增益是不实际的；如果增益太高，则输出频率正好是时钟频率的一半，并且在达到准确的比例因子之前不会随调整而改变。因此，增益调整应在9 V输入下进行。
运算放大器的偏移量可以用图14所示的cerdip封装和图15所示的plcc封装的修剪方案修剪为零。修剪偏移的一种方法是将CERDIP（PLCC）设备的引脚7（8）接地并观察引脚4处的波形。如果运放的偏置电压为正，则积分器已饱和，且电压在正轨上。如果偏移电压为负，则存在导致AD652振荡的小有效输入电流；在引脚4处观察到锯齿波。应调整电位计，直到该锯齿的向下倾斜变得非常缓慢，频率降至1赫兹或更低。在模数转换应用中，一种更容易调整偏移量的方法是施加一个小的输入电压，例如0.01%的满标度电压，并调整电位器，直到达到正确的数字输出。
获得性能
AD652增益误差被指定为满标度频率范围内实际传输函数和理想传输函数之间的斜率差。图16显示了标准化为100kHz的典型增益误差变化与时钟输入频率的关系图。图16显示了标准化为原始100 kHz增益的典型增益变化，如果在使用满标度时钟频率为100 kHz的AD652之后，通过增加时钟频率来减少必要的选通时间。
参考噪声
AD652具有可供用户使用的车载精密缓冲5V参考电压。除了用于在电压-频率模式下偏移非旋转比较器输入外，该参考可用于其它应用，例如偏移输入以处理双极信号和提供电桥激励。它能产生10毫安的电流，并能吸收100微安的电流，并且有短路保护。基准电压的重载不会改变vfc的增益，但会影响外部基准电压。例如，与0.3Ω典型输出阻抗相互作用的10毫安负载使参考电压改变0.06%。
数字接口注意事项
AD652时钟输入具有高阻抗输入，具有两个二极管电压的阈值电压，相对于引脚12处的数字接地（室温下约1.2 V）。
当时钟输入低时，5至10微安从该引脚流出。当时钟输入高时，没有电流流动。频率输出是一个开放的集电极下拉能够下沉10毫安，最大电压为0.4 V。这驱动6标准TTL输入。开路集电极上拉电压可高达36伏以上的数字地面。
组件选择
AD652集成电容器应为0.02μF。如果预期存在大量正常模式干扰（大于0.1V），且时钟频率小于500kHz，则应使用0.1μF的集成电容器。应使用聚酯薄膜、聚丙烯或聚苯乙烯电容器。
应选择开路集电极上拉电阻器，以提供足够快的上升时间。在低时钟频率（100 kHz）下，可以容忍较大的电阻值（几个kΩ）和较慢的上升时间。但是，在较高的时钟频率（1兆赫）下，应使用较低的电阻值。还必须考虑正在驱动的逻辑输入的加载。
例如，如果要驱动两个标准TTL负载，则必须降低3.2毫安电流，如果最大低电平电压保持在0.4 V，则选择上拉电阻为6.8毫安。因此，将选择680Ω电阻器（（5 V～0.4 V）/6.8毫安）＝680Ω。
一次性电容器控制频率输出的脉冲宽度。脉冲由时钟信号的上升沿触发。时钟上升沿和频率输出下降沿之间的延迟时间通常为200 ns。脉冲宽度为5ns/pf，最小宽度约为200ns，引脚9浮动。如果意外地选择了比时钟周期长的单脉冲周期，则脉冲宽度默认等于时钟周期。通过将引脚9连接到+V（图17），可以禁用一次触发；然后输出脉冲宽度等于时钟周期。通过将电容器从引脚9连接到+V、-V或数字接地（首选+V）来激活单发（图18）。
数字地面
数字接地可以在-V和（+V–4 V）之间的任何电位。这在具有派生接地而非刚性电源的系统中非常有用。例如，在一个小的隔离电源电路中，通常只产生一个电源，接地由一个分压器抽头设置。这样的地面无法处理与数字信号相关的大电流。使用AD652 SVFC，可以将数字接地连接到–V，以获得可靠的逻辑参考，如图19所示。
单电源运行
除了数字接地连接到–V外，还可以将模拟接地连接到AD652的–V。因此，该装置在12 V至36 V的单电源电压下真正工作。图21所示为正电压输入，图20所示为负电压输入。
在图21中，比较器基准用作派生接地；输入电压参考该点以及运算放大器共模（引脚6与引脚16相连）。由于输入信号源必须将0.5毫安的满标度信号电流输入到引脚7中，因此还必须从输入参考电势中提取完全相同的电流。因此，该电流由5V参考电压提供。
在单电源操作中，电源+V和5V参考输出之间需要一个外部电阻R。该电阻器应该被选择，使得在操作期间大约500μA的电流流动。例如，在电源电压为+15 V的情况下，选择20 kΩ电阻（（15 V–5 V）/500μA=20 kΩ）。
图20显示了在单电源模式下使用AD652的负电压输入配置。在此模式下，信号源驱动运放的+输入，与正输入电压配置所需的0.5毫安相比，只需要20毫安（典型值）。针脚6处的电压可能会低至地上4 V（–V针脚8）。由于输入参考电压高于地面5.0 V，因此会为输入信号留下1 V的窗口。要用0.5毫安满标度电流驱动积分电容器，必须提供一个外部2 kΩ电阻器。这将产生2 kΩ电阻和1 V输入范围。外部2 kΩ电阻器应为低tc金属膜型，以实现最低的漂移退化。S公司
变频器
AD652 SVFC还可以用作频率-电压转换器。图22显示了F/V转换的连接图。在这种情况下，比较器的负输入被输入脉冲。可使用任一比较器输入，以使任一极性的输入脉冲可应用于f/v。
在图22中，+输入与1.2V参考电压相连，低电平TTL脉冲用作频率输入。时钟下降沿上的脉冲一定很低。在随后的上升沿上，1毫安的电流源切换到积分器求和结，并在引脚4处升高电压。由于与门的作用，1毫安的电流在一个时钟周期后关闭。传送到加法结的平均电流从0毫安到0.5毫安不等；使用内部20 kΩ电阻器，这将导致引脚4处的满标度输出电压为10伏。
电路的频率响应由电容器决定；-3db频率只是rc时间常数。纹波和响应之间存在折衷。如果需要低纹波，则必须使用大值电容器（1μf）；如果需要快速响应，则使用小电容器（最小1nf）。
运算放大器可以使用15 V正极电源将5 KΩ电阻负载驱动至10 V。如果必须驱动大负载电容（0.01μf），则必须使用50Ω电阻器隔离负载，如图所示。因为50Ω电阻是满量程的0.25%，而20 kΩ电阻的指定增益误差是0.5%，所以这个额外的电阻只会将总增益误差增加到最大值的0.75%。
所示电路为单极电路，仅允许0 V至+10 V输出。积分器运放不是通用运放。相反，它已经优化为简单和高速。这种放大器与通用运放最大的区别是缺少积分器（或电平偏移）级。
因此，输出端（针脚4）上的电压必须始终比输入端（针脚6和针脚7）下的电压正1 V以上。例如，在F-to-V转换模式下，运放的非垂直输入（引脚6）接地，这意味着输出（引脚4）不能低于-1V。如图所示，电路的正常工作从不要求在输出端有负电压。
该运算放大器与通用放大器的第二个区别是，输出仅向负电源衰减1.5毫安。除了用于电压-频率转换的1毫安电流外，唯一的下拉电源是0.5毫安电源。运算放大器从正电源中获得大量电流，并受到电流限制的内部保护。当不提供外部电流时，运放输出可以被驱动到正电源的4V以内。当电源为10毫安时，输出电压可以驱动到正电源的6伏以内。
去耦和接地
在电源电压引脚上使用旁路电容器，并在电源线中插入小值电阻（10Ω至100Ω），以提供系统中各电路之间的去耦措施，这是一种良好的工程实践。应在电源电压引脚和模拟信号接地之间使用0.1μf至1.0μf的陶瓷电容器，以便在AD652上正确旁路。
此外，在每条电源线上，1μf到10μf的较大板级去耦电容器应相对靠近ad652。在高分辨率数据采集应用中，这种预防措施是必不可少的，人们期望利用AD652的全线性和动态范围。
AD652上提供单独的数字和模拟接地。只有开路集电极频率输出晶体管的发射极和时钟输入阈值返回到数字接地。只有5伏参考电压连接到模拟接地。两个独立接地的目的是允许高精度模拟信号和电路数字部分之间的隔离。在数字地面上，在不影响vfc精度的情况下，可以容忍许多噪声。当切换与频率输出信号相关联的大电流时，这种地面噪声是不可避免的。
在高满标度频率下，有必要使用约500Ω的上拉电阻，以获得足够快的上升时间，从而提供定义良好的输出脉冲。这意味着，例如，从5 V逻辑电源，开路集电极输出会消耗10毫安。由于电线的自感，在长距离接地运行时，开关电流过大会导致响铃。例如，20号线的电感约为每英寸20毫安；在12英寸20号线的末端，10毫安的电流在50纳秒内切换，产生50毫伏的电压尖峰。AD652的独立数字接地易于处理这些类型的开关瞬态。
由这些快速瞬变电磁能量辐射引起的干扰仍然是一个问题。通常，电压尖峰由感应开关瞬态产生；这些尖峰可以电容耦合到电路的其他部分。另一个问题是由于电线的分布电容和电感引起的地线和电源线的振铃。这种振铃还可以将干扰耦合到敏感的模拟电路中。解决这些问题的最佳方法是适当绕过AD652包的逻辑电源。应将1μf至10μf钽电容器直接连接到上拉电阻器的电源侧和数字接地的针脚12。上拉电阻器应直接连接到频率输出引脚11。旁路电容器和上拉电阻器上的引线长度应尽可能短。电容器提供（或吸收）电流瞬变，大的交流信号通过电容器、上拉电阻和频率输出晶体管以物理上的小回路流动。重要的是，回路的物理尺寸要小，原因有二：第一，如果导线短，电感就小；第二，回路不能有效地辐射射频干扰。
数字接地（针脚12）应单独连接到电源接地。请注意，数字电源的引线仅携带直流电流。由于模拟和数字接地上返回的电流不同，可能存在直流接地降。这不会造成问题；这些特性极大地简化了大型系统中的配电和地面管理。正确的接地技术要求数字和模拟接地分别返回电源。此外，信号接地必须直接参考封装处的模拟接地（引脚6）。有关正确接地和减少干扰的更多信息，可在H.W.Ort的《
电子系统中的降噪技术》中找到（John Wiley，1976）。
频率输出倍增器
当与标准电压-频率转换器一起使用时，ad652可以用作频率输出乘法器。图23显示了作为AD652时钟输入的低成本AD654 VFC。图中还显示了f/v模式下的第二个ad652。AD654被设置为在0 V至10 V的输入电压（V）范围内产生0 kHz至500 kHz的输出频率。使用R4、C1和XOR栅极将该输出频率从0 kHz–500 kHz倍增至0 MHz–1 MHz。然后，该1 MHz满标度频率用作AD652 SVFC的时钟输入。因为全量程输出频率是时钟频率的一半，1兆赫fs时钟频率为其输入电压（V）为10 V时建立了一个500千赫的最大输出频率，因此用户的输出频率范围从0千赫到500千赫，这与V和V的乘积成正比。
这可以用方程式形式表示，其中f是ad654输出频率，f是ad652输出频率：
图24中的范围照片显示了V和V（顶部两个记录道）以及F-V（底部记录道）的输出。
单线多路数据传输
通常需要测量几个不同的信号，并使用最少的电缆将信息中继到某个远程位置。多个AD652 SVFC设备可以与多相时钟一起使用，以将这些测量组合用于串行传输和解复用。图25显示了具有高抗噪性的单线多路数据传输系统的框图。图26、图27和图30分别显示了svfc多路复用器、典型的数据传输方式和svfc多路解复用器。
多路复用器
图30显示了SVFC多路复用器。多个svfc信道的时钟输入由
tim9904a 4相时钟驱动器生成，并且通过将所有频率输出管脚捆绑在一起（电线或连接）来组合频率输出。AD652中的一次激发将频率输出脉冲的脉冲宽度设置为略短于时钟周期的四分之一。同步是通过将四个可用相位中的一个应用于固定ttl one shot（‘121）并将输出与外部晶体管结合来实现的。
同步脉冲的宽度比频率输出脉冲的宽度短，以便于解码信号。单发输入端的rc延迟网络在时钟上升沿和同步脉冲之间提供轻微延迟，以匹配ad652在时钟上升沿和输出脉冲之间的150ns延迟。
发射机
多路复用信号可以以适合当前任务的任何方式发送。脉冲变压器或光隔离器可以提供电流隔离；极端高压隔离或通过恶劣射频环境的传输可以通过光纤链路实现；遥测可以通过无线链路实现。图27所示的电路使用EIA RS-422标准在平衡线路上传输数字数据。图24显示了四个时钟相位和多路输出信号的波形。注意，同步脉冲存在于每个时钟周期，但是数据脉冲比其他时钟周期都不频繁，因为来自SFC的最大输出频率是时钟频率的一半。此电路中使用的时钟频率为819.2 kHz，如果允许100 ms门时间来计算解码输出频率的脉冲，则提供16位以上的分辨率。
SVFC解复用器
分离组合信号所需的解复用器如图30所示。锁相环驱动另一个4相时钟芯片锁定重建的时钟信号。同步脉冲与数据脉冲的区别在于它们的持续时间较短。多路输入信号上的每个下降沿触发一次脉冲；在该一次脉冲结束时，多路输入信号被d型触发器采样。如果信号高，脉冲短（同步脉冲），D触发器的Q输出变低。d-flop在很短的时间（两个门延迟）后被清除，时钟被重建为一个短的、低通的脉冲流。如果多路输入是一个数据脉冲，那么当d-flop在一个shot周期结束时采样时，信号仍然是低的，并且在重构的时钟输出处不会出现脉冲。见图29。
如果需要恢复单个频率信号，则在适当的位置用d-flop对多路输入进行采样时间，由不同相位的上升沿决定由时钟芯片产生。这些频率信号可以是作为相对于重建时钟的比率计算，因此它不是即使是必要的发射机被晶体控制为如图30所示。
模拟信号重建
如果需要从多路复用信号重建模拟电压，则使用另外三个AD652 SVFC设备作为频率-电压转换器，如图31所示。所有设备的比较器输入被捆绑在一起，“+”输入保持在1.2v ttl阈值，“-”输入由多路输入驱动。三个时钟输入是由时钟芯片的_输出驱动。记住，svfc的比较器输入端的数据被加载在时钟信号的下降沿上，并在下一上升沿上移。注意，每个数据信道的频率信号在每个fvc的频率输出管脚处可用。
隔离前端
在一些应用中，可能需要在被测量的模拟信号和电路的数字部分之间具有完全的电流隔离。图32所示的电路由一个5V电源供电，并提供一个独立、完全隔离的模拟测量系统。AD652 SVFC的电源由斩波器和变压器提供，并调节至15 V。
斩波器频率和AD652时钟频率均为125 kHz，时钟信号通过变压器中继至SVFC。频率输出信号通过光隔离器中继并锁定到d触发器中。斩波器频率由AD654 VFC产生，并被频率除以2，以开发斩波器晶体管的差分驱动，并确保精确的50%占空比。D触发器输出上的上拉电阻为斩波器提供一个定义良好的高电平电压，以均衡每个方向的驱动。变压器一次侧5 V导线中的10μH电感是必要的，以平衡每半个周期驱动器中的任何剩余不平衡，从而防止磁芯饱和。初级电容器使系统产生共振，以便在次级负载较轻的情况下，波形为正弦，时钟频率被中继到SVFC。若要调整斩波器频率，请断开二次电源上的任何负载，并将AD654从5 V电源中吸取的电源电流调整到最小值。
A-D转换
在执行a-d转换时，vfc的输出脉冲按固定的栅极间隔计数。为了用AD652实现最大的性能，应该使用多个SFC时钟输入来产生固定的门间隔。以这种方式计数消除了由时钟引起的任何误差（无论是抖动、随时间或温度漂移等），因为它是被测量的时钟和输出频率的比率。
a-d转换测量的分辨率由时钟频率和门时间决定。例如，如果需要12位的分辨率并且时钟频率为1 mhz（导致ad652 fs频率为500 khz），则门时间为：
其中n是给定分辨率的代码总数。
图33以框图形式显示了AD652 SVFC作为A-D转换器。
为了提供÷2n块，可以使用诸如4020b的
单片机计数器。4020B是一个14级二进制纹波计数器，它有一个时钟和主复位的输入，缓冲输出从第一级和最后11级。第一级输出为f÷2=f/2，最后一级输出为f÷2=f/16384。因此，使用该单片机计数器作为÷2n块，可以获得13位的分辨率。更高的分辨率可以通过级联数据类型触发器或另一个4020B与计数器。
三角调制器
图34的电路显示了配置为delta调制器的ad652。将参考电压施加到积分器（pin 7）的输入端，该积分器将稳态输出频率设置为ad652满标度频率（时钟频率的1/4）的一半。当0 V到10 V的输入信号被应用到比较器（引脚15）时，积分器的输出试图跟踪该信号。对于处于空转状态（DC）的输入，输出频率为满标度的一半。对于正向信号，输出频率在半满标度和满标度之间；对于反向信号，输出频率在零到半满标度之间。输出频率对应于比较器输入信号的斜率。
由于输出频率对应于输入信号的斜率，所以delta调制器充当微分器。因此，delta调制器是寻找信号导数的直接方法。这在例如与速度相对应的信号存在的系统中是有用的，并且需要确定加速度。
图35是一个范围照片，显示20 kHz，0伏至10伏正弦波用作比较器的输入，并在积分器输出上倾斜。时钟频率为2mhz，积分电容为360pf。图36示出了相同的输入信号及其斜坡近似，以及对应于输入信号的导数的输出频率。在这种情况下，时钟频率是50khz。
集成电容器的选择主要由输入信号带宽决定。图37显示了这种关系。注意，随着C值的降低，积分器逼近的斜坡尺寸变大。这可以通过增加时钟频率来补偿。时钟频率对斜坡大小的影响如图35和图36所示。
桥式传感器接口
图38的电路说明了AD652和桥式传感器之间的简单接口。AD652是一个理想的选择，因为它的缓冲5V基准可以用作电桥激励，从而按比例消除增益漂移相关的误差。该参考提供至少10毫安的外部电流，足以承受600Ω及以上的电桥电阻。例如，如果电桥电阻为120Ω或350Ω，则需要外部上拉电阻器（R）。R和可使用以下公式计算：
仪表放大器用于在将桥接信号呈现给SVFC之前对其进行调节。由于其高共模抑制比，AD652最小化共模误差，并且可以通过三个电阻设置为1到10000之间的任意增益，简化了部件标定的10V输入范围的缩放。
选择这些电阻器时，应使下列方程式成立：
其中10 k-εr小于20 kV，V是桥的最大输出电压。F型桥梁电桥输出可能是单极的，就像大多数压力传感器一样，也可能是双极的，就像某些应变测量一样。如果信号是单极的，则AD625（引脚7）的参考输入仅接地。然而，如果电桥具有双极输出，则ad652基准可以绑定到引脚7，从而将5v信号（增益后）转换为svfc的0v到+10v输入。
