特征
也提供单芯和四芯AD8041AD8044；在+3 V、+5 V和±5 V
电源下完全指定；输出在任一轨道的30 mV范围内；输入电压范围延伸至地面以下200毫伏；输入电压超过0.5V时无相位反转；每个放大器5.2毫安的低功率；5V高速快速沉降；160兆赫，-3分贝带宽（G=+1）；200 V/μs转换率；39 ns的沉降时间为0.1%；良好的视频规格（RL=150Ω，G=+2）；增益平坦度0.1db至14mhz；0.02%差分增益误差；0.04°差分相位误差；低失真：在10 MHz时为-64 dBc最差谐波；从电源轨驱动50毫安0.5伏。
应用
视频交换机；分配放大器；模拟到数字驱动器；专业摄像机；CCD成像系统；超声波设备（多通道）。
一般说明
AD8042是一款低功耗电压反馈高速放大器，设计用于+3 V、+5 V或±5 V电源。它具有真正的单电源能力，输入电压范围扩大负轨下方和正轨1 V范围内200 mV。
输出电压摆动延伸到每轨30 mV以内，提供最大输出动态范围。此外，它的增益平坦度为0.1db至14mhz，同时在单个5v电源上提供0.04%和0.06°的差分增益和相位误差。这些特性的结合使得AD8042对于专业的视频
电子设备（如照相机、视频切换器或任何高速便携式设备）非常有用。AD8042的低失真和快速稳定使其成为缓冲单电源、高速模数转换器（ADC）的理想选择。
该AD8042提供低电源电流为12毫安最大值，并可以运行在一个单一的3.3伏电源。这些特性非常适合于尺寸和功率至关重要的便携式和电池供电的应用。
160mhz的宽频带以及单个5v电源上200v/μs的转换速率使得AD8042在许多通用、高速应用中非常有用，在这些应用中，需要从+3.3v到+12v的单电源和高达±6v的双电源。AD8042有8引线PDIP和8引线SOIC U N封装。
绝对最大额定值
在绝对最大额定值以上列出的应力可能对设备造成永久性损坏。这仅是一个应力额定值；设备在本规范操作章节所述条件或以上任何其他条件下的功能操作并不意味着。长时间暴露于绝对最大额定值条件可能影响器件可靠性。
最大功耗
由AD8042可以安全耗散的最大功率受限于结温的相关上升。塑料封装器件的最大安全结温由塑料的玻璃化转变温度决定，约为150°C。由于该封装施加在模具上的应力的变化，暂时超过该极限会导致参数性能的变化。
长时间超过175°C的结温会导致设备故障。
虽然AD8042内部短路保护，但这可能不足以保证最大结温（150°C）在所有条件下都不会超过。为了保证正确的运行，有必要观察最大功率降额曲线。
应用程序信息
电路说明
AD8042是在Analog Devices，Inc.专有的超快互补双极（XFCB）工艺上制造的，该工艺使PNP和NPN晶体管能够在2 GHz到4 GHz区域内具有类似的fs。该过程是绝缘的，以消除由结隔离引起的寄生和锁存问题。这些特点允许建设高频，低失真放大器与低电源电流。这种设计使用差分输出输入级来最大化带宽和净空（见图35）。第一级输出（节点SIP，SIN）所需的较小的信号波动减少了由于结电容引起的非线性电流的影响，提高了失真性能。通过这种设计，在单个5V电源上，在V=2V p-p（增益=+2）的情况下，在1MHz下，谐波失真可达到100Ω，优于-77dB。
AD8042的轨对轨输出范围由互补公共发射器输出级提供。高产量驱动能力是通过将所有输出级的预流直接注入输出装置Q8和Q36的底座来提供的。Q8和Q36的偏置由I8和I5以及共模反馈回路（未显示）完成。该电路拓扑结构允许AD8042驱动40毫安的输出电流，输出电压在供电轨的0.5伏范围内。
在输入端，该装置可以处理从负轨以下0.2V到正轨1.2V范围内的电压。超过这些值不会导致相位反转；但是，如果输入电压超过轨道0.5 V，则输入ESD装置确实开始导通。
驱动电容性负载
AD8042的容性负载驱动可以通过在负载上串联一个低值电阻来增加。图36显示了一个串联电阻对不同电压增益的电容驱动的影响。随着闭环增益的增加，较大的相位裕度允许更大的电容性负载和较少的过冲。增加一个具有较低闭环增益的串联电阻也能达到同样的效果。对于大电容负载，放大器的频率响应主要由串联电阻和电容负载的滚转决定。
超速恢复
当超过输出和/或输入范围时，放大器发生过驱动。放大器必须从这种超速状态中恢复。如图37所示，AD8042从负超速档在30 ns内恢复，从正超速档在25 ns内恢复。
单电源复合视频线路驱动器
AD8042的两个运算放大器可以配置为用于复合视频的单电源双线驱动器。AD8042的宽信号摆幅使该功能能够在不使用任何类型的箝位或直流恢复电路的情况下执行，这可能导致信号失真。
图38示出了一个电路的示意图，该电路由一个交流耦合、电平移位的复合视频源驱动，并应用于两个放大器的两个非垂直输入端。
每个运算放大器提供单独的75Ω复合视频输出。为了获得单电源操作，整个过程中使用交流耦合。需要大电容值以确保视频信号由于其低频（30hz）信号内容而具有最小的倾斜。所示电路的微分增益为0.06%，微分相位为0.06°。
输入端接在75Ω中，通过C与分压器进行交流耦合，分压器为输入端提供直流偏置点。设置最佳偏置点需要了解复合视频信号的性质和AD8042的视频性能。
有界峰-峰幅值在占空比变化时，其动态摆幅比交流耦合后的峰-峰幅值大。最坏的情况是，动态信号摆幅需要接近峰值的两倍。这两种限制情况适用于占空比大多较低，但偶尔会在占空比的一小部分升高，反之亦然。
复合视频并没有这么高的要求。一个极限是对于一个信号，它在整个帧中大部分是黑色的，但有一个白色（全强度），最小宽度尖峰每帧至少一次。
另一个极端是一个到处都是白色的视频信号。这种信号的消隐间隔和同步提示具有符合复合视频规范的负向漂移。水平和垂直消隐间隔的组合限制了这样的信号在大约75%的时间内处于最高水平（白色）。
由于呈现的两个极端之间的占空比变化，1v p-p复合视频信号乘以增益2需要在输出端动态电压摆动约3.2v p-p，以便运算放大器在不失真的情况下通过任意占空比的复合视频信号。
一些电路使用同步尖端钳位器和交流耦合将同步尖端保持在相对恒定的水平，从而降低所需的动态信号摆动量。然而，这些电路可能有伪影，例如同步尖端压缩，除非它们是由输出阻抗非常低的源驱动的。
AD8042不仅具有足够的信号摆幅能力来处理所需的动态范围而无需使用同步尖端钳位，而且还具有良好的视频规格，例如在交流耦合配置中缓冲这些信号时的差分增益和差分相位。
为了测试动态范围，测量了AD8042在电源变化时的微分增益和微分相位。当较低的电源升高以接近视频信号时，观察到的第一个效果是在差分增益和差分相位受到不利影响之前，同步尖端被压缩。因此，必须在负方向上有足够的摆动，才能在不压缩的情况下通过同步提示。
当上部电源降低以接近视频时，在峰值视频输出和电源之间的差异达到0.6V之前，差分增益和差分相位不会受到显著影响。因此，最高视频电平应保持在正电源轨下至少0.6V。
因此，我们发现非垂直输入的最佳偏压点是2.2v dc。此时，最坏情况下的差分增益测量值为0.06%，蜗壳差分相位为0.06°。
电路中使用的交流耦合电容器乍看起来相当大。复合视频信号具有30hz的较低频带边缘。在不同的交流耦合点，特别是在输出端，电阻很小。为了减小相移和基线倾斜，需要使用大值电容器。对于不具有最高质量的视频系统性能，这些电容器的值最多可以减少5倍，而图像质量仅发生轻微的可观察变化。
单端至差动驱动器
AD8042采用交叉耦合、单端差分变换器（SEDC），是一种很好的通用差分线路驱动器。此SEDC可用于驱动5类（CAT-5）双绞线等应用。图39显示了执行该功能的电路的配置，该功能可用于差分对上的视频传输或各种数据
通信目的。
AD8042的每个运算放大器被反馈电阻器（R）配置为单位增益跟随器。每个运放输出还通过R驱动另一个作为单位增益逆变器，形成一个完全B对称的电路。
如果AMP2的非旋转输入接地，并且对AMP1的非旋转输入施加小的正信号，则AMP1的输出在正方向驱动至饱和，AMP2的输入在负方向驱动至饱和。这类似于传统运放在没有任何反馈的情况下的工作方式。
如果电阻器（R）从AMP2的输出连接到AMP1的非旋转输入，则提供负反馈，从而闭合回路。一个输入电阻（R）使电路看起来像一个传统的反向运算放大器配置与差分输出。
该电路从输入到输出的增益为±R/R，或者单端到差分的增益为2×R/R，这使得该电路能够通过改变一个电阻来调节其增益。
电缆的特性阻抗约为120Ω。每个驱动器输出端都有一对60.4Ω的电阻，使电源看起来像120Ω。接收端端端接121Ω，用一对示波器探头对信号进行差分测量。示波器上的一个通道反转，然后添加信号。
图40显示了图39中电路驱动50米CAT-5电缆的结果。
单电源差分A/D驱动器
单端到差分转换器电路也可用作视频速度差分驱动器、单端差分输入adc。图41是示出这种电路差分驱动AD9220、12位、10 MSPS ADC的示意图。
电路用1兆赫的输入信号进行测试，时钟频率为10兆赫。数字输出的FFT响应如图42所示。
引脚5被分压器偏置在2.5 V，并被旁路。
这会使每个输出在2.5 V时产生偏差。V是交流耦合的，因此V变为正使VINA变为正，VINB变为负。相反的情况发生在负向V。
HDSL线路驱动器
高比特率数字用户线（HDSL）是一种流行的方式以DS1速率（1.544Mbps）提供数据通信通过传统电话双绞线进行中等距离传输电线。在这些系统中，客户端的收发器是有时通过双绞线从中央办公室。有时需要提高直流电压用于补偿长线或窄规格电线。
由于红外线下降，保持电源是非常理想的客户收发器的消耗尽可能低。实现显著节能的一种方法是运行来自±5 V电源而不是更多电源的收发器常规±12 V。
高输出摆幅和电流驱动能力AD8042使其非常适合这种应用。图43显示HDSL收发器模拟部分的电路使用AD8042作为线路驱动程序。
布局注意事项
AD8042的指定高速性能要求注意电路板布局和
元件选择。合适的射频设计技术和低通寄生器件选择是必要的。印刷电路板应有一个接地平面，覆盖所有未使用的电路板组件侧的一部分，以提供阻抗路径。地平面应该从输入引脚附近的区域，以减少杂散电容。
电源旁路应使用片式电容器。一个端部应连接到地平面和另一个在每个电源插脚的⅛英寸范围内。另一个大的（0.47μF对10μF）钽电解电容器应接入平行，但不一定如此接近供电电流，输出信号变化大。反馈电阻应靠近逆变器输入引脚，使该节点的杂散电容保持在最少。电容变化小于1pF反向输入显著影响高速性能。
长信号应采用带状线设计技术痕迹（大于约1英寸）。这些应该是设计特性阻抗为50Ω或75Ω在每端正确终止。
外形尺寸
