如何在CCLK中添加一个上拉和下拉电阻？

嗨，专家
我记得以前的FPGA，例如
Virtx5，在配置指南中。
它说用户应该在CCLK中添加一个上拉和下拉电阻，值为100欧姆。
虽然在7系列配置指南中没有这种要求，但只提到“将CCLK视为关键时钟信号以确保良好的信号完整性”。
我需要添加这两个100欧姆电阻吗？
这个信号的阻抗是50欧姆，对吗？
谢谢。
克里斯。

杨玲

2020-7-14 06:10:06

在电路板上放置终端电阻不会有什么坏处。
如果事实证明没有必要，你总是可以决定不填充它们。
在任何情况下，您都可以假设7系列CCLK输入至少与早期系列的信号完整性问题一样敏感。
我有时使用R-C终端代替你描述的2电阻Thevenin电路。
例如，51欧姆到100 pF接地。
- Gabor
在原帖中查看解决方案