XPS中用“axi-pcie 1.08a”和其他一些露水创建项目不起作用的原因？

嗨，
你看到任何编译错误吗？
您是否能够配置位文件并看到完成引脚变高？
让我知道。
问候，

你好。
配置位文件后，完成引脚变为高电平 - 我确定在其中。
（led_0很轻，其他很暗）
编译后没有任何错误。
但是我收到了很多警告!!!!
一些警告：检查约束关联...警告：ConstraintSystem - 约束[kc705_pcie_x8_gen2 / example_design / xilinx_pcie_2_1_ep_7x_08_lane_gen2_xc7k325 t-ffg900-2_KC705_REVC.ucf（174）]未分配到块kc705_pcie_x8_gen2_i / gt_top_i / pipe_wrapper_i / pipe_lane [0]的输出引脚TXOUTCLK
] .gt_wrapper_i / gtx_ch annel.gtxe2_channel_i因为此输出引脚的信号路径取决于块属性设置。
约束分布不支持依赖于属性的分布。
警告：ConstraintSystem - 约束[kc705_pcie_x8_gen2 / example_design / xilinx_pcie_2_1_ep_7x_08_lane_gen2_xc7k325叔ffg900-2_KC705_REVC.ucf（174）]的未分发到块的输出引脚QPLLOUTREFCLK kc705_pcie_x8_gen2_i / gt_top_i / pipe_wrapper_i / pipe_lane [4] .pipe_quad.pipe_comm on.qpll_wrapper_i /
gtx_common.gtxe2_common_i，因为此输出引脚的信号路径取决于块属性设置。
约束分布不支持依赖于属性的分布。
警告：ConstraintSystem - 约束[kc705_pcie_x8_gen2 / example_design / xilinx_pcie_2_1_ep_7x_08_lane_gen2_xc7k325叔ffg900-2_KC705_REVC.ucf（174）]的未分发到块的输出引脚QPLLOUTREFCLK kc705_pcie_x8_gen2_i / gt_top_i / pipe_wrapper_i / pipe_lane [0] .pipe_quad.pipe_comm on.qpll_wrapper_i /
gtx_common.gtxe2_common_i，因为此输出引脚的信号路径取决于块属性设置。
约束分布不支持依赖于属性的分布。
implement.log 802 KB
xilinx_pcie_2_1_ep_7x_08_lane_gen2_xc7k325t-ffg900-2_KC705_REVC.ucf 12 KB
kc705-pcie-rdf0106-14.4-c.zip 5154 KB

示例工作正常。
- 我下载了一个位文件但是必须下载一个BPI-flash并重新启动系统。
非常感谢。