赛灵思

张春梅

7年用户 159经验值

私信关注

[问答]

使用SERDES（LVDS）作为背板怎么实现？

嗨，
我计划在我的设计中使用SERDES（LVDS）作为背板。
我已经浏览了virtex5用户指南中的advnced IO部分，并看过ISERDES_NODELAY和OSERDES宏。
我已经看到了一些很好的应用笔记，用于在spartan FPGAs中实现serdes但是对Virtex5没什么用？
任何人都可以指出我使用V5 fpgas正确实现serdes（lvds）的一些资源。
我将从主设备向10个从设备（连接到背板）传输100MBps的数据和时钟。需要考虑的电气因素是什么？
带有带状电缆的mictor连接器是否适合传输此类信号，或者我是否应使用带有同轴电缆的RF连接器。
请耐心等待，因为这是我第一次尝试设计背板。
提前致谢
WARIS

回帖（6）

笪琳琳

2020-7-13 16:05:06

受到警告

提示: 作者被禁止或删除内容自动屏蔽

举报

黎明

2020-7-13 16:16:35

谢谢你的链接。
应用笔记显示数据速率为600Mbps至1400mbps。
我的要求是传输从USB接口接收的数据（约100Mbps）。
我最初计划使用16位并行数据总线将数据传输到连接在背板上的10个从站（即使用并行总线作为背板）。
在那种情况下，我将使用6-7 MHz（16 * 6 = 96Mbps）的时钟进行传输。我担心的是关于运行16-20行1-2个脚，这就是为什么我想使用串行链接（16：
1个SERDES），速率为100Mbps。
哪种方法对这个要求更好？

举报

黎明

2020-7-13 16:24:19

帮助PLZ。

举报

范琴英

2020-7-13 16:36:52

在V5中，SERDES不能在一个链路中支持-16数据宽度。
因为您的数据速率不高，我认为您可以编写您的Serdes模块。
时机应该没问题。
--------------------------------------------------
-----------------------不要忘记回答，kudo，并接受为解决方案.-------------
--------------------------------------------------
----------

举报

更多回帖

6

相关问答

×

20

完善资料，
赚取积分