数据表中未给出virtex-5 FPGA的输出负载电容要怎么找到

它在数据表中，但不在时序部分。
请参阅DS202第38页“输出延迟测量”和
表59，显示了每个IO标准的负载。
- Gabor
- Gabor
在原帖中查看解决方案

它在数据表中，但不在时序部分。
请参阅DS202第38页“输出延迟测量”和
表59，显示了每个IO标准的负载。
- Gabor
- Gabor

我有一个关于Xilinx FPGA的技术问题。
目前我们正计划使用Xilinx FPGA Spartan 6（XC6SLX150-3FGG900C）或Virtex4系列。
FPGA用于我们的自动化板，以验证我们的英飞凌汽车微控制器。
FPGA主要用于将微控制器IO连接到连接到FPGA的另一侧的不同外围设备（主要用于多路复用）。
每个MC IO有6种不同的功能（CAN / UART / I2C / SPI..etc），所有这些从设备都在一侧连接到FPGA。
另一方所有MC IO都已连接。
因此，在FPGA内部，这些IO被路由（复用）到不同的从设备，以便我们可以验证分配给这些IO的所有功能。
现在的问题是在附加的快照中，FPGA IO被用作I2C总线＆amp;
5个从器件+ 1个多路复用器连接到此I2C总线。
每个从器件的负载电容为10pf，因此总的I2C总线电容（包括PCB走线）大约为70-80pf，FPGA是否能够驱动这么大的负载？
我们计划以3.4Mbps的最大速度运行I2C总线。
这个FPGA IO的最大驱动容量（容性负载）是多少？
微控制器IO采用5V / 3.3V TTL逻辑，因此我们使用电平转换器b / w MC to FPGA＆amp;
FPGA到从设备。
请尽快告诉我您的反馈意见。
非常感谢你。