赛灵思
直播中

李冲备

7年用户 153经验值
私信 关注
[问答]

VERTEX II上的信号自动更改是为什么?

大家好,我有问题要问下。
当我使用VERTEX II XC3000系列FPGA芯片时,在上电初始化后,一个应该总是低的信号突然变为高电平的时钟,示波器图像显示如下。这种现象偶尔会出现。
起初我认为这是一个初始化问题。
但当我将该信号的触发信号引导至测试引脚时,示波器发现触发信号为恒定高电平,从未改变。
很奇怪的现象!
有谁知道发生了什么?
非常感谢你!

回帖(1)

吕钢格

2020-6-18 10:14:28
嗨@ ciomplhl,
您是否在实施后时序模拟中看到了相同的情景?
谢谢,Arpan
谢谢,Arpan -----------------------------------------------
- - - - - - - - - - - - - - - - - - - - - - - -请注意-
如果提供的信息有用,请将答案标记为“接受为解决方案”。给予您认为有用且回复的帖子。感谢Kudos .--------------------
--------------------------------------------------
------------------------
举报

更多回帖

发帖
×
20
完善资料,
赚取积分