Virtex5 GTX仿真问题如何解答

生成核心时，coregen工具会生成一个测试平台文件，以测试仿真中示例设计的功能。
请参考。
--------------------------------------------------
---------------------------------------------请将帖子标记为
如果提供的信息能够回答您的问题/解决您的问题，请“接受为解决方案”。给予您认为有用的帖子。

我已经阅读了示例文件，并尝试进行如下模拟：我向CLKIN端口输入250M Hz的时钟，并为TX_DATA分配一系列数字。但TXN和TXP始终为0.没有任何单输出
。
这是我的模拟图片，你能给我一些建议。

你是如何模拟示例文件的？
你能告诉他们步骤吗？在模拟中，你可以发现TXUSRCLK0_IN，TXUSRCLK1_IN等没有切换。这些是GT运行的必要输入。作为先决条件，我建议阅读ug198以了解GTX在Virtex-5中的功能
--------------------------------------------------
----------------------------别忘了回复，给予kudo并接受为解决方案---------
--------------------------------------------------
-------------------

我想模拟gtp。
这是我的测试平台的主要部分：
initialforever＃3.333 beginrefclkpadp_i = ~refclkpadp_i; refclkpadn_i = ~refclkpadp_i; endalways @（posedge refclkpadp_i）txdata0_i
但是txp_o和txn_o总是x。
我也想使用“loopback”，并且TILE0_LOOPBACK0_IN设置为3'b010，但rxdata0_o也是x。
图片是我的专家：
谁可以帮助我？我真的不知道下一步该怎么做。