什么是IFFTYPE？

先生：
我使用V5系列FPGA，并使用IDDR原语捕获DDR数据。
但ise报告错误为流：
错误：PhysDesignRules：1816 - 在块::上发生引脚连接和/或配置问题。
使用属性IFFTYPE设置DDR需要有效连接CLK和CLKB输入引脚。
什么是IFFTYPE？
IDDR原语只有一个时钟输入端口，为什么DDR需要连接CLK和CLKB？
shoud CLKB连接到哪里？

杨玲

2020-6-13 12:21:50

您可能需要在此错误消息的行之间进行读取，如图所示
与翻译后的设计有关。
似乎是说时钟未连接或连接不正确。
什么信号
驱动IDDR的时钟输入？
它是全局缓冲时钟（BUFG或BUFGMUX），
或者可能是I / O时钟（BUFIO）？
使用BUFR的区域时钟无法驱动I / O.
组件。
- Gabor
- Gabor
在原帖中查看解决方案

杨玲

2020-6-13 12:37:13

您可能需要在此错误消息的行之间进行读取，如图所示
与翻译后的设计有关。
似乎是说时钟未连接或连接不正确。
什么信号
驱动IDDR的时钟输入？
它是全局缓冲时钟（BUFG或BUFGMUX），
或者可能是I / O时钟（BUFIO）？
使用BUFR的区域时钟无法驱动I / O.
组件。
- Gabor
- Gabor

李一钰

2020-6-13 12:43:48

谢谢你，先生！
我肯定会做一个mistaek。
由于粗心大意，我使用CLK_250M线而不是CLK250M线。
感谢您的建议！
最好的祝愿

于佳

回帖（3）

杨玲

杨玲

李一钰

相关问答

20万+工程师都在用，免费PCB检查工具