如何利用Virtex-6设计适用于一个ISERDES实例？

我有一个Virtex-6设计适用于一个ISERDES实例，1：4多路分解，DDR 375 MHz输入，187.5 MHz输出。
当我以更快的速度调整时，Icascded为两个ISERDES进行1：8解复用，用于700 MHz DDRin，175 MHz outi最终得到map和place错误.Attached是我的代码，后面是错误消息。
我试图消除ISERDES级联作为这些错误的来源，因为时钟速率是唯一改变的东西。
我是否正确设置了它？
我按照Virtex-6用户指南进行了验证，并使用XAPP855进行了验证。
是否有一个编码示例似乎是一个简单的级联两个iserdes的任务？
谢谢，海蒂
help.txt 6 KB

李咏琪

2020-6-8 17:14:03

我认为您遇到的问题是您将输入（.D）放到主设备和从设备上。
它应该只发给主站。我认为从站上的数据引脚也不正确。根据IO向导，它应该是Q3和Q4。
（我需要仔细检查这部分）通常，设置它的一个简单方法是使用coregen中的IO向导。
干杯，
罗伊
--------------------------------------------------
--------------------------不要忘记回复，不要接受作为解决方案-----------
--------------------------------------------------
---------------