TI论坛
直播中

郑盼

8年用户 213经验值
私信 关注
[问答]

缓存命中率低的原因是什么?

汇编中加载数据用的是LDW,5个cycle之后就会到达寄存器,并没有体现出缓存命中率的问题。

LDW是固定5个cycle,请问缓存命中率低,带来的延迟体现在什么地方?  难道是LDW之前,有什么延迟吗?

回帖(5)

李波

2020-5-25 08:59:01
                                                                           http://processors.wiki.ti.com/index.php/Main_Page
Think Over Before Asking.
http://www.catb.org/~esr/faqs/smart-questions.html#goal
举报

郑盼

2020-5-25 09:14:38
引用: lifei639156 发表于 2020-5-25 10:09
<blockquote class="quote"/>                                                                           http://processors.wiki.ti.com/index.php/Main_Page
Think Over Before Asking.
http://www.catb.org/~esr/faqs/smart-questions.html#goal

请问 如果5 cycle后数据到不了寄存器,是不是LDW之后的代码也停止执行,直到数据到了寄存器?
举报

李波

2020-5-25 09:25:54
是的,整体放后移,这也是为什么用"stall"这个词而不是用"delay"。
具体可以参考文档:sprufe8b关于pipeline章节。

                                                                         http://processors.wiki.ti.com/index.php/Main_Page
Think Over Before Asking.
http://www.catb.org/~esr/faqs/smart-questions.html#goal
举报

郑盼

2020-5-25 09:34:34
引用: lifei639156 发表于 2020-5-25 10:36
是的,整体放后移,这也是为什么用"stall"这个词而不是用"delay"。
具体可以参考文档:sprufe8b关于pipeline章节。

非常感谢!
 请问如果每次都从内存中加载的话,一个LDW大概会被stall多少个cycle?
举报

更多回帖

发帖
×
20
完善资料,
赚取积分