TI论坛
登录
直播中
张桂英
7年用户
1554经验值
私信
关注
[问答]
关于C6748的SYSCLK2问题怎么解决
C6748
我在手册里看到SYSCLK2是SYSCLK1的1/2,且这个比例是固定的。但为什么在PLLC0 Divder 2 Register (PLLDIV2)中又可以改动RA
ti
O来改动这个比例?
回帖
(3)
余少虹
2020-5-22 16:21:04
不需要改PLLDIV2寄存器里的RATIO,这个比例是固定的。
不需要改PLLDIV2寄存器里的RATIO,这个比例是固定的。
举报
余少虹
2020-5-22 16:41:44
不能改,我记得之前有客户改了连不上仿真器了。
不能改,我记得之前有客户改了连不上仿真器了。
举报
张桂英
2020-5-22 17:00:13
引用:
vuywsdfwf 发表于 2020-5-22 22:36
不能改,我记得之前有客户改了连不上仿真器了。
嗯,谢谢指导。
引用:
vuywsdfwf 发表于 2020-5-22 22:36
不能改,我记得之前有客户改了连不上仿真器了。
嗯,谢谢指导。
举报
更多回帖
rotate(-90deg);
回复
相关帖子
C6748
请教
关于
C6748
使用的问题
2404
关于
c6748
的upp问题
3412
C6748
实验室建设方案书 【TL
6748
-PlusTEB】
1350
C6748
DSP性能升级平台实力推荐
1700
请教
关于
C6748
使用bios的问题
1068
请教
关于
C6748
McASP问题
1380
关于
C6748
的HPI时序问题
1460
请教
关于
CCS和
C6748
的问题
3077
请教
关于
C6748
的几点疑惑
2021
请教
关于
C6748
AD采集问题
1645
发帖
登录/注册
20万+
工程师都在用,
免费
PCB检查工具
无需安装、支持浏览器和手机在线查看、实时共享
查看
点击登录
登录更多精彩功能!
首页
论坛版块
小组
免费开发板试用
ebook
直播
搜索
登录
×
20
完善资料,
赚取积分