如何使用IBERT生成眼图

我刚才解决了这个问题，但忘了更新这个论坛。
我使用了ug476的这个图：
事实证明我的QPLL分频器N设置为20.但是，如果refclk为625MHz，线速率为6.25Gbps，我需要它为10. N = 10不是一个选项，所以我将我的refclk设置为
使用我的外部时钟进入的IBUFDS_GTE2块中的div2输出的前一个值的一半： 
IBUFDS_GTE2＃（ 
.CLKCM_CFG（“TRUE”），//请参阅“收发器用户指南” 
.CLKRCV_TRST（“TRUE”），//请参阅“收发器用户指南” 
.CLKSWING_CFG（2'b11）//请参阅“收发器用户指南” 
） 
IBUFDS_GTE2_inst（ 
.O（），// 1位输出：请参阅“收发器用户指南” 
.ODIV2（divclk_div2），// 1位输出：请参阅“收发器用户指南” 
.CEB（1'b0），// 1位输入：请参阅“收发器用户指南” 
.I（divclk_p），// 1位输入：请参阅“收发器用户指南” 
.IB（divclk_n）// 1位输入：请参阅“收发器用户指南” 
）;
另一个更简单的选择是在硬件管理器中简单地设置M = 2。
在原帖中查看解决方案

嗨，
您可以通过选择Loopback = None来关闭Vivado IBERT GUI中的环回。
见附件截图。
谢谢，
叶夫根

嗨Evgeni，
谢谢你的回复！
我确实把它设置为无。
不幸的是我仍然没有链接。
我正在使用Vivado 2015.4。
另一个问题可能与我的系统时钟rxclk有关，rxclk是一个内部时钟，而在时钟设置选项卡中除了外部没有其他选项：
引脚G7只是一个不用的引脚。
我的外部时钟源非常有限，所以我想改用内部时钟。
查看已实现的设计，rxclk网络与SYSCLK_I网络相同，因此内部时钟似乎是连接的内部时钟。
有没有办法在IP块中设置内部选项？

你好@ checkandmate
请更改近端PMA和PCS环回选项在GUI中，看到您看到链接。
谢谢，
Sarada
--------------------------------------------------
----------------将此标记为答案，以防它帮助解决您的查询/问题。给予帮助您指导解决方案的帖子。