TMS320C6748 upp通信问题如何解决

[tr]TMS320C6748使用ti Sys/bios，系统时钟456MHz，FPGA每隔1ms向DSP发送长度为30字节的数据（其中有4字节表示数据帧序号），FPGA发送时钟为50MHz，DSP进入EOW中断后 在读取接收数据之前调用cache_inv()进行cache一致性操作。FPGA发送数据的序号为1,2,3,4,5,6,7,8,9,10,依次递增，但DSP会收到重复序号的数据并且会丢失一组数据如：1,2,3,4,4,6,7,8，....。请教各位大神这是什么原因导致的。


[/tr]