请问如何写约束文件？

嗨，
为ZC702编写约束文件与任何其他电路板相同，期望您必须将ZC702电路板文件引用到引脚位置。
https://www.xilinx.com/support/documentation/sw_manuals/xilinx2016_1/ug903-vivado-using-constraints.pdf
您不能在zc702中使用相同的约束forkintex board。
https://www.xilinx.com/support/documentation/boards_and_kits/zc702_zvik/ug850-zc702-eval-bd.pdf
问候
普利文
--------------------------------------------------
-----------------------不要忘记回答，kudo，并接受为解决方案.-------------
--------------------------------------------------
----------

您对Kintex的verilog代码可用于Zynq PL。
但是，Zynq也有PS（处理器），所以如果你需要启用或使用PS的任何功能，你需要在Vivado中进行相应的设置。
--------------------------------------------------
--------------------------------------------------
----------------没有一个愚蠢的问题。
随意问，但快速搜索，以确保它还没有得到解答。
保持对话，获得Kudos和Accept Solution。
--------------------------------------------------
--------------------------------------------------
-------------------