如何使用Vivado生成特定的部分比特流

我有一个带有2个部分重配置区域的设计，每个区域都有3个不同的子设计（add，sub，mul）。
所以我总共有9个部分配置组合： -
1.添加添加
2.添加Sub
加上穆尔
4.子添加
5.子潜艇
6. Sub Mul
7.穆添加
8. Mul Sub
9. Mul Mul
现在我希望为上述任何一种组合提供完整的比特流（比如Add Add）。
并且我希望部分比特流用于所选择的组合，即添加用于部分区域1和1。
2，Sub for Partial Region 1＆amp;
2和Mul用于部分区域1＆amp;
所以我将总共有7个比特流（1个全比特流，6个部分比特流）。
目前我如何生成比特流是我为9个配置中的每一个做write_bitsream。
这产生总共9个完整比特流和27个部分比特流（每个配置3个）。
如果每个区域有100个局部区域和100个子设计，这个问题就很严重了！
有没有办法为Partial Reconfiguration设计生成特定的比特流？
谢谢！