@ us000072
请打开您实施的设计并检查ILA是否与预期时钟正确连接
如果连接正确,我怀疑板上的时钟可能因任何原因而卡住,或者FPGA中的时钟模块可能处于复位状态。
您可以输出时钟并重置为用户IO并在范围内验证它们。
希望这可以帮助
-Vanitha
--------------------------------------------------
-------------------------------------------请在发布前进行谷歌搜索,
您可能会找到相关信息。请留下帖子 - “接受为解决方案”,如果提供的信息有用且回复,请给予赞誉
@ us000072
请打开您实施的设计并检查ILA是否与预期时钟正确连接
如果连接正确,我怀疑板上的时钟可能因任何原因而卡住,或者FPGA中的时钟模块可能处于复位状态。
您可以输出时钟并重置为用户IO并在范围内验证它们。
希望这可以帮助
-Vanitha
--------------------------------------------------
-------------------------------------------请在发布前进行谷歌搜索,
您可能会找到相关信息。请留下帖子 - “接受为解决方案”,如果提供的信息有用且回复,请给予赞誉
举报