怎么在Linesim中模拟Kintex 7时钟输入？

你好，
我正在使用XC7K160和DDR3设计电路板。
我有一个100MHz LVPECL差分时钟来自CDCM6208时钟发生器，终止于HP bank 34中的引脚AC4 / AC3。我的时钟信号为2.5V，bank 34由1.5V供电。
我在模拟此接口以验证信号完整性时遇到问题。
我正在使用通用的K7 IBIS模型，看起来大包电容导致我看到的振铃。
即使我将我的时钟发生器部分切换到KC705评估板上使用的SIT9102部件，我仍然会收到一个响亮的信号。
我认为我的模拟是错误的，因为我甚至无法使KC705评估板接口看起来很好。
在模拟高速时钟输入时，是否需要使用不同的IBIS模型？
似乎K7输入的通用封装模型具有高电容，这就是导致振铃的原因。