赛灵思

庄雪昕

7年用户 166经验值

私信关注

[问答]

乘数IP核的不良行为

大家好，
我在乘法模式下使用浮点7.0核心，即使对于小输入值，大多数时候核心输出也会非常高，
核心配置：
1.在非阻塞模式下，单精度浮点
2.输入“a”是常量（32位）
3.输入“b”是以108Mhz（32位）变化的值
4.一旦输入b可用就生成有效并且永远有效，因为我将在108Mhz接收新的“b”值。
仅供我参加工作而非工作条件快照，请帮助我......
---在两种情况下将MULti3_B_DATAIN与常量“0.2956”（HEX表示3e975b03）相乘以获得有效结果
谢谢
Naveen S.

回帖（4）

张桂英

2020-3-25 09:19:10

附件
Xilinx_Forum.rar 147 KB

举报

陈苏文

2020-3-25 09:35:03

您是否正确地将VHDL实数值转换为FP IP期望的有效IEEE 754位向量？
转到此网页http://babbage.cs.qc.cuny.edu/IEEE-754.old/Decimal.html并将您的实数转换为IP可以理解的位向量。
然后检查IP的输出是否与预期输出实际值的位向量匹配。
- 如果提供的信息有用，请将答案标记为“接受为解决方案”。给予您认为有用且回复的帖子。

举报

张桂英

2020-3-25 09:52:24

嗨muzaffer，
是的，使用IP核（固定到浮点数）将实数转换为浮点数，然后将其提供给FP乘数仍然是多路核心表现不正常！
谢谢
纳文

举报

陈苏文

2020-3-25 10:08:13

很难看出哪些值被输入到IP中。
发布显示＆amp; amp;的波形。
b IP和输出向量的输入向量。
显示稳定输入的32位十六进制值＆amp;
经过足够的延迟周期后输出。
- 如果提供的信息有用，请将答案标记为“接受为解决方案”。给予您认为有用且回复的帖子。

举报

更多回帖

4

相关问答

×

20

完善资料，
赚取积分