问题是,我只想在比较器输出的上升沿上计时自定义组件,我不想使用额外的时钟,这就是为什么我想用比较器输出信号来对自定义组件进行时钟的原因。
张贴问题后,我附加了一个逻辑分析仪的比较器输出,上一个似乎真的嘈杂(见附图),还发现了一个EVBo博客视频比较器和施密特触发器[ 1 ],该实现似乎有趣,我会尝试这样做,它只使用1个比较器。R和3个外部电阻器,而不是2个比较器和2个VDACs作为我的第一次尝试。
并使用板载开关提供时钟快速测试(见所附的项目),这是我的“确认”,任何数字信号的占空比可以作为udb组成的时钟源,开关去抖所以我最后使用一个时钟分量,但信号看起来干净的L逻辑分析仪,所以在第一个项目的问题似乎是比较嘈杂的信号输出,现在我可以跟随路径规划和解决在比较器输出噪声后的。
感谢您的答复,将张贴任何后续行动。
卡洛斯
[1 ] HTTPS://www. Youtub.com /手表?V= HT48 VV0RQYK
CyrDeStMeMaChan.Cyrkk.Access 04.Zip
655.5 K
比较器0.PNG
8 K
问题是,我只想在比较器输出的上升沿上计时自定义组件,我不想使用额外的时钟,这就是为什么我想用比较器输出信号来对自定义组件进行时钟的原因。
张贴问题后,我附加了一个逻辑分析仪的比较器输出,上一个似乎真的嘈杂(见附图),还发现了一个EVBo博客视频比较器和施密特触发器[ 1 ],该实现似乎有趣,我会尝试这样做,它只使用1个比较器。R和3个外部电阻器,而不是2个比较器和2个VDACs作为我的第一次尝试。
并使用板载开关提供时钟快速测试(见所附的项目),这是我的“确认”,任何数字信号的占空比可以作为udb组成的时钟源,开关去抖所以我最后使用一个时钟分量,但信号看起来干净的L逻辑分析仪,所以在第一个项目的问题似乎是比较嘈杂的信号输出,现在我可以跟随路径规划和解决在比较器输出噪声后的。
感谢您的答复,将张贴任何后续行动。
卡洛斯
[1 ] HTTPS://www. Youtub.com /手表?V= HT48 VV0RQYK
CyrDeStMeMaChan.Cyrkk.Access 04.Zip
655.5 K
比较器0.PNG
8 K
举报