Cypress技术论坛
直播中

张桂英

7年用户 1557经验值
私信 关注
[问答]

UDB时钟源无法调试该怎么办?

你好,
我与一个状态机,从一个状态到下一个时钟的上升沿输入自定义组件,一切都如预期的那样运行使用时钟分量在CLK输入但我要喂CLK采用比较器的输出信号,这似乎是不可能的,这错误提示我加比较器输出与输入时钟之间的udbclocken组件。
我这样做,连接逻辑高到使该udbclocken输入比较器输出的时钟输入,遗憾的是我没有连接任何时钟在clockoutput所以我无法调试的行为。
我记得在什么地方读到psoc5lp时钟信号可以由任何数字信号提供的,但我不记得,如果它可以完美的% 50占空比。
所以我的问题是,任何思考如何解决这个问题呢?也许是另一种方式从比较器输出产生一个时钟吗?
通过比较器输出信号的频率是随机的,这就是为什么我要使用它作为时钟源和不适当的时钟部件。
它附上的项目,也许你可以看一看。
提前感谢
卡洛斯
CyrDeStMeMaChan.Cyrkk.Access 01.Zip
648 K

回帖(3)

张琳

2019-11-6 07:33:09
尝试同步组件而不是启用时钟
举报

张桂英

2019-11-6 07:43:09
问题是,我只想在比较器输出的上升沿上计时自定义组件,我不想使用额外的时钟,这就是为什么我想用比较器输出信号来对自定义组件进行时钟的原因。
张贴问题后,我附加了一个逻辑分析仪的比较器输出,上一个似乎真的嘈杂(见附图),还发现了一个EVBo博客视频比较器和施密特触发器[ 1 ],该实现似乎有趣,我会尝试这样做,它只使用1个比较器。R和3个外部电阻器,而不是2个比较器和2个VDACs作为我的第一次尝试。
并使用板载开关提供时钟快速测试(见所附的项目),这是我的“确认”,任何数字信号的占空比可以作为udb组成的时钟源,开关去抖所以我最后使用一个时钟分量,但信号看起来干净的L逻辑分析仪,所以在第一个项目的问题似乎是比较嘈杂的信号输出,现在我可以跟随路径规划和解决在比较器输出噪声后的。
感谢您的答复,将张贴任何后续行动。
卡洛斯
[1 ] HTTPS://www. Youtub.com /手表?V= HT48 VV0RQYK
CyrDeStMeMaChan.Cyrkk.Access 04.Zip
655.5 K
比较器0.PNG
8 K
举报

张琳

2019-11-6 07:49:24
卡洛斯
不知道你的所有测量的细节,而不是两个比较器,你能简单地放大模拟信号如100x timesso完全呈快速转换为5V,成为,几乎像一个“数字”的信号?然后可以另外passedthroughsingle比较器进一步调理。
举报

更多回帖

发帖
×
20
完善资料,
赚取积分