如何通过UCF连接AC701开发板上的内部时钟？

我不能感谢你的帮助，奥斯汀。
因此，没有其他人必须花时间在互联网上搜索这些信息，我想我会为其他想要将差分时钟转换为单输入时钟（不改变频率）的人发布我的解决方案。
在UCF文件中：
NET“CLK_P”LOC =“R3”|
IOSTANDARD =“DIFF_SSTL15”;
NET“CLK_N”LOC =“P3”|
IOSTANDARD =“DIFF_SSTL15”;
然后在我的原理图文件中，我将CLK_P和CLK_N连接到IBUFGDS模块，然后将其连接到BUFG模块。
Voila，单输入时钟退出BUFG模块。
再次感谢，我希望能帮到别人！
在原帖中查看解决方案

格兰特，
演示设计完成了它们。
打开它们，看看它们。
http://xgoogle.xilinx.com/search?output=xml_no_dtd&ie=UTF-8&oe=UTF-8&client=support&proxystylesheet=support&site=Answers_Docs&filter=0&resultsView=category&tab=
BK试验＃= 1000＆安培; sortBy =日期和安培; show_dynamic_navigation = 1＆安培;排序=日期％3AD％3AR％3Ad1＆安培;的DocumentClass =文档...
Austin Lesea主要工程师Xilinx San Jose

我不能感谢你的帮助，奥斯汀。
因此，没有其他人必须花时间在互联网上搜索这些信息，我想我会为其他想要将差分时钟转换为单输入时钟（不改变频率）的人发布我的解决方案。
在UCF文件中：
NET“CLK_P”LOC =“R3”|
IOSTANDARD =“DIFF_SSTL15”;
NET“CLK_N”LOC =“P3”|
IOSTANDARD =“DIFF_SSTL15”;
然后在我的原理图文件中，我将CLK_P和CLK_N连接到IBUFGDS模块，然后将其连接到BUFG模块。
Voila，单输入时钟退出BUFG模块。
再次感谢，我希望能帮到别人！