c6713正常处理的4ms中断，在C6748需要更长的时间

将C6713的工程移植到C6748上，工程是裸机程序。现在我有以下两个问题请教：
1.c6713可以正常处理的4ms中断，为什么在C6748需要更长的时间（改为8ms给一次中断信号）才能正常处理呢?？？？？现在将 C6748的主频为400M，按说应该快的，怎么会比C6713慢呢？？？？？
2.中断中主要是通过dsp的EMIFA和FPGA的数据交互，现在EMIFA的主频为100M，我想问一下EMIFA的最大主频是多少？是否可以通过提高EMIFA主频来提高交互速度呢？

将FPGA挂载在CS4上，时序配置如下：
    setReg(EMIFA->CE4CFG,TA_MASK,3,TA_OFFSET);
    setReg(EMIFA->CE4CFG,R_HOLD_MASK,3,R_HOLD_OFFSET);
    setReg(EMIFA->CE4CFG,R_STROBE_MASK,20,R_STROBE_OFFSET);
    setReg(EMIFA->CE4CFG,R_SETUP_MASK,1,R_SETUP_OFFSET);
    setReg(EMIFA->CE4CFG,W_HOLD_MASK,1,W_HOLD_OFFSET);
    setReg(EMIFA->CE4CFG,W_STROBE_MASK,6,W_STROBE_OFFSET);
    setReg(EMIFA->CE4CFG,W_SETUP_MASK,2,W_SETUP_OFFSET);
    setReg(EMIFA->CE4CFG,EW_MASK,0,EW_OFFSET);
    setReg(EMIFA->CE4CFG,SS_MASK,0,SS_OFFSET);