硬件多路定时设计出现警告该怎么办？

我试图设计一个电路，振荡在48千赫使用硬件MUSEX和时钟。附上一张照片。PSoC让我用2个时钟在两个MUX上同步构建这个设计。（主CLK为48兆赫）。它总是给我一个警告1350：异步路径从CcLe2（路由）到CcLoC1。
有人知道为什么会发生这样的事情吗？
谢谢！
JK
CopTrace3.jPG
70.7 K