我几乎无法阅读VHDL,所以我无法评论VHDL语法问题。
以下是一些解决您当前问题的建议:
将STATUS_1和STATUS_2作为输出而不是inout,然后将这些信号用作inout。
添加逻辑,将“0”分配给STATUS_1和STATUS_2。
无论输入BIT_1的状态如何,合成器都没有理由推断STATUS_1和STATUS_2可以假定为'0'电平。
如果BIT_1不影响任何其他变量或信号,则BIT_1在合成逻辑中没有用处。
因此,“从未使用过”警告。
- 鲍勃埃尔金德
签名:新手的自述文件在这里:http://forums.xilinx.com/t5/New-Users-Forum/README-first-Help-for-new-users/td-p/219369总结:1。
阅读手册或用户指南。
你读过手册了吗?
你能找到手册吗?2。
搜索论坛(并搜索网页)以寻找类似的主题。
不要在多个论坛上发布相同的问题。
不要在别人的主题上发布新主题或问题,开始新的主题!5。
学生:复制代码与学习设计不同.6“它不起作用”不是一个可以回答的问题。
提供有用的详细信息(请与网页,数据表链接).7。
您的代码中的评论不需要支付额外费用。
我没有支付论坛帖子的费用。
如果我写一篇好文章,那么我一无所获。
我几乎无法阅读VHDL,所以我无法评论VHDL语法问题。
以下是一些解决您当前问题的建议:
将STATUS_1和STATUS_2作为输出而不是inout,然后将这些信号用作inout。
添加逻辑,将“0”分配给STATUS_1和STATUS_2。
无论输入BIT_1的状态如何,合成器都没有理由推断STATUS_1和STATUS_2可以假定为'0'电平。
如果BIT_1不影响任何其他变量或信号,则BIT_1在合成逻辑中没有用处。
因此,“从未使用过”警告。
- 鲍勃埃尔金德
签名:新手的自述文件在这里:http://forums.xilinx.com/t5/New-Users-Forum/README-first-Help-for-new-users/td-p/219369总结:1。
阅读手册或用户指南。
你读过手册了吗?
你能找到手册吗?2。
搜索论坛(并搜索网页)以寻找类似的主题。
不要在多个论坛上发布相同的问题。
不要在别人的主题上发布新主题或问题,开始新的主题!5。
学生:复制代码与学习设计不同.6“它不起作用”不是一个可以回答的问题。
提供有用的详细信息(请与网页,数据表链接).7。
您的代码中的评论不需要支付额外费用。
我没有支付论坛帖子的费用。
如果我写一篇好文章,那么我一无所获。
举报